0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Verilog HDL语言中任务与函数的比较

FPGA之家 来源:FPGA之家 作者:FPGA之家 2021-07-02 10:24 次阅读

C语言类比,可以把任务理解成返回类型为void的子程序,把函数理解为带有返回值类型的子程序。

1、任务(task)

(1)任务定义的语法为:

task《任务名》; 《端口与类型说明》 《局部变量说明》 begin 《语句》 endendtask

需要注意的是,在第一行task语句中不能列出端口名列表;可以没有输入、输出端口和双向端口,也可以有一个或多个输入、输出端口和双向端口。

(2)任务的调用

《任务名》(端口1,端口2,。..,端口n);

任务的调用只能在过程块中进行。当被调用的任务具有输入或输出端口时,任务调用语句必须包含端口列表。这个列表内端口出现的顺序和类型必须与任务定义的顺序和类型一致。

2、函数(function)

函数的目的是通过返回一个值来响应输入信号的值。函数不能启动任务,但任务可以启动函数。在Verilog HDL中函数被当作操作符来使用,结果就是这个函数的返回值。

(1)函数的定义

function《返回值的类型和位宽》(函数名) 《端口与类型说明》 《局部变量说明》 begin 《语句》 endendfunction

其中,返回值的类型和位宽是可选项,如果缺省会返回一位寄存器类型数据。Verilog HDL认为函数的定义隐式地声明了与函数同名的寄存器。函数的定义把函数被返回值所赋值寄存器的名称初始化为与函数同名的内部变量。

(2)函数的调用

《函数名》(《输入表达式1》,《输入表达式2》,。..,《输入表达式n》);

其中,n个输入表达式要与函数定义结构中说明的各个端口一一对应,他们代表各个输入端口的输入数据,这些输入表达式的排列顺序及类型必须与各个输入端口在函数定义结构中的排列顺序及类型严格保持一致。

函数的调用不能单独作为一条语句出现,他只能作为一个操作出现在赋值语句内,不仅能够用于过程块内的赋值,还能够出现在assign语句中。

3、任务与函数的比较

(1)函数至少必须有一个输入端口,而任务可以有多个、一个或没有输入端口;

(2)函数不能有输出端口,而任务可以有多个、一个或没有输出端口;

(3)函数调用通过函数名返回一个返回值,而任务调用通过端口传递返回值;

(4)函数中不能调用任务,但任务中可以调用函数;

(5)函数调用不能作为一条语句出现,而任务调用可以;

(6)函数调用可以出现在过程块或者连续赋值语句中,而任务调用只能出现在过程块中。

文章出处:【微信公众号:FPGA之家】

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据
    +关注

    关注

    8

    文章

    7080

    浏览量

    89175
  • C语言
    +关注

    关注

    180

    文章

    7608

    浏览量

    137111

原文标题:Verilog HDL语言(3) : 任务和函数

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    EE-128:C语言中的DSP:从C调用汇编类成员函数

    电子发烧友网站提供《EE-128:C语言中的DSP:从C调用汇编类成员函数.pdf》资料免费下载
    发表于 01-07 13:48 0次下载
    EE-128:C<b class='flag-5'>语言中</b>的DSP:从C调用汇编类成员<b class='flag-5'>函数</b>

    Verilog与VHDL的比较 Verilog HDL编程技巧

    Verilog 与 VHDL 比较 1. 语法和风格 VerilogVerilog 的语法更接近于 C 语言,对于有 C
    的头像 发表于 12-17 09:44 206次阅读

    数字系统设计与Verilog HDL

    数字系统设计与Verilog HDL 1.兼职职位 ,不坐班,等待公司分配任务,时间自由 2.薪资: 200-5000不等可具体协商 3.要求:国内985/211院校在读或毕业,或者国外前100的院校 4.英语水平:四级500+
    发表于 11-06 17:57

    Verilog硬件描述语言参考手册

    一. 关于 IEEE 1364 标准二. Verilog简介三. 语法总结四. 编写Verilog HDL源代码的标准五. 设计流程
    发表于 11-04 10:12 2次下载

    C语言中的socket编程基础

    数据 步骤6:关闭socket 创建socket 在C语言中,创建socket需要使用socket()函数。这个函数需要两个参数:域
    的头像 发表于 11-01 16:51 377次阅读

    system verilog语言简介

    ICer需要System Verilog语言得加成,这是ICer深度的表现。
    发表于 11-01 10:44 0次下载

    Verilog HDL的基础知识

    本文继续介绍Verilog HDL基础知识,重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数任务语法知识。
    的头像 发表于 10-24 15:00 480次阅读
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>的基础知识

    有什么好用的verilog HDL编辑工具可用?

    有什么好用的verilog HDL编辑工具可用?最好能集成实时的verilog HDL语法检测、自定义模块识别触发等功能,最好能够免费;
    发表于 04-28 11:00

    fpga是用c语言还是verilog

    FPGA(现场可编程逻辑门阵列)开发主要使用的编程语言是硬件描述语言HDL),其中Verilog是最常用的编程语言之一。而C
    的头像 发表于 03-27 14:38 2057次阅读

    fpga用什么语言编程

    FPGA(现场可编程门阵列)的编程主要使用硬件描述语言HDL),其中最常用的是Verilog HDL和VHDL。
    的头像 发表于 03-14 18:17 2867次阅读

    fpga用的是什么编程语言 fpga用什么语言开发

    fpga用的是什么编程语言 FPGA(现场可编程逻辑门阵列)主要使用的编程语言是硬件描述语言(HDL)。在众多的HDL中,
    的头像 发表于 03-14 17:09 3550次阅读

    verilog调用模块端口对应方式

    Verilog中的模块端口对应方式,并提供示例代码和详细解释,以帮助读者更好地理解和应用。 首先,我们来了解一下Verilog中的模块和模块端口。一个Verilog模块被定义为包含一组声明和语句的代码块,类似于C
    的头像 发表于 02-23 10:20 1838次阅读

    verilog function函数的用法

    Verilog 是一种硬件描述语言 (HDL),主要用于描述数字电子电路的行为和结构。在 Verilog 中,函数 (Function) 是
    的头像 发表于 02-22 15:49 5833次阅读

    verilog函数任务对比

    verilog中,函数任务均用来描述共同的代码段,并且在模式内任意位置被调用,提高代码效率,让代码更加的直观,提高代码可读性。但是在实际使用的过程中,函数
    的头像 发表于 02-12 18:43 898次阅读

    如何解决C语言中的“访问权限冲突”异常?C语言引发异常原因分析

    如何解决C语言中的“访问权限冲突”异常?C语言引发异常原因分析  在C语言中,访问权限冲突异常通常是由于尝试访问未授权的变量、函数或其他数据结构而引起的。这种异常是编程中常见的错误之一
    的头像 发表于 01-12 16:03 5888次阅读