0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三星宣布其基于栅极环绕型晶体管架构的3nm工艺技术已经正式流片

旺材芯片 来源:电子工程专辑 作者:Luffy Liu 2021-07-02 11:21 次阅读

目前从全球范围来说,也就只有台积电和三星这两家能做到5纳米工艺以下了。6月29日晚间,据外媒报道,三星宣布其基于栅极环绕型 (Gate-all-around,GAA) 晶体管架构的3nm工艺技术已经正式流片(Tape Out)。一直以来,三星与台积电一直在先进工艺上竞争,据介绍,与5nm制造工艺相比,三星的3nm GAA技术的逻辑面积效率提高了35%以上,功耗降低了50%,性能提高了约30%,而且GAA架构性能也优于台积电的3nm FinFET架构。

相较传统 FinFET 沟道仅 3 面被栅极包覆,GAA 若以纳米线沟道设计为例,沟道整个外轮廓都被栅极完全包裹,代表栅极对沟道的控制性更好。

与Synopsys合作完成流片

要完成GAA架构,需要一套不同于台积电和英特尔使用的 FinFET 晶体管结构的设计和认证工具,因此三星与新思科技(Synopsys)合作,采用了Fusion Design Platform的物理设计套件(PDK)。三星早在2019年5月就公布了3nm GAA工艺的物理设计套件标准,并 2020 年通过工艺技术认证,这次双方联合验证了该工艺的设计、生产流程。

流片也是由Synopsys 和三星代工厂合作完成的,旨在加速为 GAA 流程提供高度优化的参考方法。参考设计流程包括一个集成的、支持golden-signoff的 RTL 到 GDSII 设计流程以及golden-signoff产品。设计流程还包括对复杂布局方法和布局规划规则、新布线规则和增加的可变性的支持。

该流程基于单个数据模型并使用通用优化架构,而不是组合点工具,针对的是希望将 3nm GAA 工艺用于高性能计算 (HPC)、5G、移动和高级人工智能AI) 应用中的芯片的客户。三星代工设计技术团队副总裁 Sangyun Kim 表示:“三星代工是推动下一阶段行业创新的核心,我们不断进行基于工艺技术的发展,以满足专业和广泛市场应用不断增长的需求。

三星电子最新的、先进的 3nm GAA 工艺受益于我们与 Synopsys 的合作,Fusion Design Platform 的快速完成也令3nm 工艺的承诺可以达成,这一切都证明了关键联盟的重要性和优点。”三星、Synopsys并没有透露这次验证的3nm GAA芯片的详情,只是表示,GAA 架构改进了静电特性,从而提高了性能并降低了功耗,可满足某些栅极宽度的需求。

这主要表现在同等尺寸结构下,GAA 的沟道控制能力强化,尺寸进一步微缩更有可能性。与完善的电压阈值调谐一起使用,这提供了更多方法来优化功率、性能或面积 (PPA) 的设计。Synopsys 数字设计部总经理 Shankar Krishnamoorthy 表示:“GAA 晶体管结构标志着工艺技术进步的一个关键转折点,这对于保持下一波超大规模创新所需的策略至关重要。”

“我们与三星代工厂的战略合作支持共同交付一流的技术和解决方案,确保这些扩展趋势的延续以及这些为更广泛的半导体行业提供的相关机会。”Synopsys 的Fusion 设计平台包括用于数字设计的 Fusion Compiler、IC Compiler II 布局布线和 Design Compiler RTL 综合、PrimeTime 时序签核、StarRC 提取签核、IC Validator 物理签核和 SiliconSmart 库表征。

3nm GAA工艺流片意味着该工艺量产又近了一步,不过最终的进度依然不好说,三星最早说在2021年就能量产,后来推迟到2022年,但是从现在的情况来看,明年台积电3nm工艺量产时,三星的3nm恐怕还没准备好,依然要晚一些。

三星台积电,切入GAA的时间点不同

3 纳米 GAA 工艺技术有两种架构,就是 3GAAE 和 3GAAP。这是两款以纳米片的结构设计,鳍中有多个横向带状线。这种纳米片设计已被研究机构 IMEC 当作 FinFET 架构后续产品进行大量研究,并由 IBM 与三星和格芯(Globalfoundries)合作发展。三星指出,此技术具高度可制造性,因利用约 90% FinFET 制造技术与设备,只需少量修改的光罩即可。另出色的栅极可控性,比三星原本 FinFET 技术高 31%,且纳米片信道宽度可直接图像化改变,设计更有灵活性。

对台积电而言,GAAFET(Gate-all-around FETs)仍是未来发展路线。N3 技术节点,尤其可能是 N2 节点使用 GAA 架构。目前正进行先进材料和晶体管结构的先导研究模式,另先进 CMOS 研究,台积电 3 纳米和 2 纳米 CMOS 节点顺利进行中。

台积电还加强先导性研发工作,重点放在 2 纳米以外节点,以及 3D 晶体管、新内存、low-R interconnect 等领域,有望为许多技术平台奠定生产基础。台积电正在扩大 Fab 12 的研发能力,目前 Fab 12 正在研究开发 N3、N2 甚至更高阶工艺节点。

作者:Luffy Liu 来源:电子工程专辑

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IC
    IC
    +关注

    关注

    36

    文章

    5957

    浏览量

    175713
  • 三星电子
    +关注

    关注

    34

    文章

    15865

    浏览量

    181040
  • 台积电
    +关注

    关注

    44

    文章

    5647

    浏览量

    166593
  • 栅极
    +关注

    关注

    1

    文章

    171

    浏览量

    20977
  • 5nm
    5nm
    +关注

    关注

    1

    文章

    342

    浏览量

    26090

原文标题:聚焦 | 三星3nm GAA芯片流片成功,性能优于台积电的3nm FinFET?

文章出处:【微信号:wc_ysj,微信公众号:旺材芯片】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    三星电子:18FDS将成为物联网和MCU领域的重要工艺

    相变存储器(ePCM)。   在FD-SOI领域,三星已经深耕多年,和意法半导体之间的合作也已经持续多年。早在2014年,意法半导体就曾对外宣布
    发表于 10-23 11:53 315次阅读
    <b class='flag-5'>三星</b>电子:18FDS将成为物联网和MCU领域的重要<b class='flag-5'>工艺</b>

    技术前沿:“环抱”晶体管与“明治”布线

    环绕栅极(GAA)架构。在晶体管中,栅极扮演着关键的开关角色,控制着电流的流动。RibbonFET使得
    的头像 发表于 09-11 17:57 342次阅读
    <b class='flag-5'>技术</b>前沿:“环抱”<b class='flag-5'>晶体管</b>与“<b class='flag-5'>三</b>明治”布线

    三星电子发布为可穿戴设备设计的首款3纳米工艺芯片

    近日,三星电子震撼发布了专为可穿戴设备设计的首款3纳米工艺芯片——Exynos W1000,标志着该公司在微型芯片技术领域的又一重大突破。
    的头像 发表于 07-05 16:07 1460次阅读

    概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证

    概伦电子(股票代码:688206.SH)近日宣布新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm
    的头像 发表于 06-26 09:49 654次阅读

    三星3nm芯片良率低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,最新的Exynos 2500芯片在3nm工艺上的生产良率持续低迷,目前仍低于20%,远低于行业通常要求的60%量产标准。这一情况引发了业界对
    的头像 发表于 06-24 18:22 1535次阅读

    台积电3nm工艺稳坐钓鱼台,三星因良率问题遇冷

    近日,全球芯片代工领域掀起了不小的波澜。据媒体报道,台积电在3nm制程的芯片代工价格上调5%之后,依然收获了供不应求的订单局面。而与此同时,韩国的三星电子在3nm工艺上却遭遇了前所未有
    的头像 发表于 06-22 14:23 1177次阅读

    消息称三星第二代3nm产线将于下半年开始运作

    三星电子近日宣布,将在7月的巴黎Galaxy Unpacked活动中,向全球展示最新研发的3nm技术芯片Exynos W1000。这款尖端
    的头像 发表于 05-14 10:27 429次阅读

    三星3nm移动应用处理器实现首次

    据行业内部可靠消息,三星已成功完成了其先进的3nm移动应用处理器(AP)的设计,并通过自家代工部门实现了这一重要产品的首次。这一里程碑式的进展不仅标志着
    的头像 发表于 05-09 09:32 427次阅读

    三星电子开始量产首款3nm Gate All Around工艺上系统

    据外媒报道,三星电子已开始量产首款3nm Gate All Around(GAA)工艺上系统(SoC),预计该芯片预计将用于Galax
    的头像 发表于 05-08 15:24 613次阅读

    三星电子:加快2nm3D半导体技术发展,共享技术信息与未来展望

    技术研发领域,三星电子的3nm与2nm工艺取得显著进步,预计本季度内完成2nm设计基础设施的开
    的头像 发表于 04-30 16:16 548次阅读

    三星电子3nm工艺良率低迷,始终在50%左右徘徊

    据韩国媒体报道称,三星电子旗下的3纳米工艺良品比例仍是一个问题。报道中仅提及了“3nm”这一笼统概念,并没有明确指出具体的工艺类型。知情者透
    的头像 发表于 03-07 15:59 789次阅读

    三星携手高通共探2nm工艺新纪元,为芯片技术树立新标杆

    三星与高通的合作正在不断深化。高通计划采纳三星代工工厂的尖端全栅极(GAA)工艺技术,以优化和开发下一代ARM Cortex-X CPU。
    的头像 发表于 02-25 15:31 908次阅读

    三星与Arm携手,运用GAA工艺技术提升下一代Cortex-X CPU性能

    三星继续推进工艺技术的进步,近年来首次量产了基于2022年GAA技术3nm MBCFET ™ 。GAA技术不仅能够大幅减小设备尺寸,降低供
    的头像 发表于 02-22 09:36 686次阅读

    三星3nm良率 0%!

    来源:EETOP,谢谢 编辑:感知芯视界 Link 近期韩媒DealSite+报道,表示三星3nm GAA生产工艺存在问题,在尝试生产适用于Galaxy S25 /S25+手机的Exynos
    的头像 发表于 02-04 09:31 812次阅读

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3工艺良率提高到60%以上。三星SF3工艺会率先应用
    的头像 发表于 01-29 15:52 666次阅读