基于Vivado下怎么找到关键路径？
什么是关键路径？
关键路径分为两类：一类是时序违例的路径，主要是建立时间违例；
另一类是时序没有违例，但逻辑级数较高的路径。当然，第一类路径中可能会包含第二类路径。
对于第一类路径，其违例的原因无外乎逻辑延迟太大、线延迟太大或者时钟Skew太大等。可以根据具体原因对症下药。对于第二类路径，其“副作用”比较明显：
工具牺牲了其他路径换取了这类路径的收敛，最终我们可能会看到时序违例的路径反倒是那些逻辑级数很低甚至为0的路径，而这类路径通常已经没有什么优化空间了。此时，要实现整个设计的时序收敛就变得捉襟见肘了。
因此，在设计早期找到这类路径至关重要。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
时钟
+关注
关注
10文章
1710浏览量
131242 -
路径
+关注
关注
0文章
50浏览量
12477
原文标题：Vivado下如何找关键路径？
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
多台仓储AGV协作全局路径规划算法的研究
多AGV动态路径规划需解决冲突避免，核心在整体协调最优。规划时考虑道路设计、拥堵、最短路径和交通管制，用A*算法避免重复路径和转弯，同时需交通管制防相撞。创新响应需求是关键，良好
Vivado使用小技巧
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
在不重新安装Vivado的情况下，是否能够安装线缆驱动器？
如果 Xilinx USB/Digilent 线缆驱动器在安装 Vivado 设计套件时还没有安装，或者 Xilinx USB/Digilent 线缆驱动器被禁用，在不全面重新安装 Vivado 的情况下，是否能够重新安装该驱动
Vivado编译常见错误与关键警告梳理与解析
Xilinx Vivado开发环境编译HDL时，对时钟信号设置了编译规则，如果时钟由于硬件设计原因分配到了普通IO上，而非_SRCC或者_MRCC专用时钟管脚上时，编译器就会提示错误。
详解Vivado非工程模式的精细设计过程
将设置设计的输出路径，设置设计输出路径的步骤如下所示。 第一步：如图4.3所示，在“Vivado%”提示符后输入命令“set outputDir ./gate_Created_Data/top_output”。
发表于 04-03 09:34
•1309次阅读
Eclipse如何设置Linker文件路径？
电脑没有F盘，可Eclispe 编译提示找不到F盘的linker script file，晕了，找半天没找到，哪里可以设置linker路径呢？
发表于 02-22 07:31
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？ 在PCB设计和制作过程中，找到地线（GND）是非常关键的步骤。GND是电子电路中一个非常重要的参考面，它提供了电路中的参考电平，并在电路中提供低噪声的当前路径
如何禁止vivado自动生成 bufg
在Vivado中禁止自动生成BUFG（Buffered Clock Gate）可以通过以下步骤实现。 首先，让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器，用于缓冲输入时钟信号，使其更稳
VIVADO安装问题解决
vivado出现安装问题刚开始还以为是安装路径包含中文空格了，重装的注意了一下，发现还是这个问题。。。。后来又一顿操作猛如虎，终于发现了问题。出这个问题的原因是vivado压缩包解压的
发表于 12-22 10:56
•0次下载
查看python安装路径的方法
如何查看Python安装路径，以及各个操作系统下的细节和注意事项。 一、Windows操作系统下查看Python安装路径的方法 对于Windows操作系统，有多种方法可以查看Pytho
全局路径规划RRT算法原理
无人驾驶路径规划 众所周知，无人驾驶大致可以分为三个方面的工作：感知，决策及控制。 路径规划是感知和控制之间的决策阶段，主要目的是考虑到车辆动力学、机动能力以及相应规则和道路边界条件下，为车辆提供
工商网监
评论