0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Verilog中四个基础的时序分析

FPGA之家 来源:FPGA探索者 作者:FPGA探索者 2021-08-25 11:52 次阅读

下列 时序检查语句 错误的是()

A. $setup(posedge clk, data, tSU)

B. $hold(posedge clk, data, tHLD)

C. $setuphold(posedge clk, data, tSU, tHLD)

答案:A

解析:

在时序检查函数中,$setup 函数比较特殊,格式是:

$setup(data_event, reference_event, limit);

其他常见的检查是:

$.。..。.(reference_event, data_event, limit);

假设信号名称为 data,时钟 clk 的上升沿触发 posedge clk,要求 setup 满足 tSU,则

$setup(data, posedge clk, tSU);

常用的时序检查语句

(1)setup 建立时间检查

$setup(data, posedge clk, tSU);

(2)hold 保持时间检查

$hold(posedge clk, data, tHLD);

(3)setuphold 建立/保持时间检查

$setuphold(posedge clk, data, tSU, tHLD);

(4)width 脉冲宽度检查

$width(posedge clk, 4);

(5)skew 时钟歪斜检查

$skew(posedge clk1, posedge clk2, 4);

(6)period 时钟周期检查

$period(posedge clk, 5);

(7)recovery 复位信号的恢复时间检查

$recovery(posedge rst, posedge clk, 3);

(8)removal 复位信号的移除时间检查

$removal(posedge rst, posedge clk, 3);

(9)recrem 复位信号的恢复/移除时间检查

$recrem(posedge rst, posedge clk, recovery_limit, removal_limit);

四个基础的时序分析

(1)对于时钟和数据信号,分析setup建立时间和hold保持时间

setup 建立时间:在有效的时钟沿来临前,数据需要保持稳定的最短时间,简写为Tsu;

hold 保持时间:在有效的时钟沿来临后,数据需要保持稳定的最短时间,简写为 Th;

(2)对于时钟和异步复位信号,分析recovery恢复时间和removal移除时间

recovery 恢复时间:在有效的时钟沿来临前,异步复位信号保持稳定的最短时间;

removal 移除时间:在有效的时钟沿来临后,异步复位信号保持稳定的最短时间,在这个时间以后,才可以移除复位信号;

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1351

    浏览量

    110077
  • 时钟
    +关注

    关注

    10

    文章

    1733

    浏览量

    131458
收藏 人收藏

    评论

    相关推荐

    Verilog 测试平台设计方法 Verilog FPGA开发指南

    Verilog测试平台设计方法是Verilog FPGA开发的重要环节,它用于验证Verilog设计的正确性和性能。以下是一详细的
    的头像 发表于 12-17 09:50 129次阅读

    深度解析FPGA时序约束

    建立时间和保持时间是FPGA时序约束最基本的概念,同样在芯片电路时序分析也存在。
    的头像 发表于 08-06 11:40 665次阅读
    深度解析FPGA<b class='flag-5'>中</b>的<b class='flag-5'>时序</b>约束

    IGBT的四个主要参数

    IGBT的四个主要参数对于选择合适的IGBT器件至关重要。本文将介绍IGBT的四个主要参数:电压等级、电流等级、开关频率和热性能。 1. 电压等级 电压等级是IGBT的一重要参数,它决定了IGBT能够承受的最大电压。电压等级的
    的头像 发表于 07-25 11:05 3335次阅读

    四个2输入异或门数据表

    电子发烧友网站提供《四个2输入异或门数据表.pdf》资料免费下载
    发表于 05-22 09:58 0次下载
    <b class='flag-5'>四个</b>2输入异或门数据表

    四个2输入正极和栅极数据表

    电子发烧友网站提供《四个2输入正极和栅极数据表.pdf》资料免费下载
    发表于 05-17 10:28 0次下载
    <b class='flag-5'>四个</b>2输入正极和栅极数据表

    四个2输入正极和栅极数据表

    电子发烧友网站提供《四个2输入正极和栅极数据表.pdf》资料免费下载
    发表于 05-16 10:22 0次下载
    <b class='flag-5'>四个</b>2输入正极和栅极数据表

    四个2输入异或门数据表

    电子发烧友网站提供《四个2输入异或门数据表.pdf》资料免费下载
    发表于 05-13 11:04 0次下载
    <b class='flag-5'>四个</b>2输入异或门数据表

    四个2输入正极和栅极数据表

    电子发烧友网站提供《四个2输入正极和栅极数据表.pdf》资料免费下载
    发表于 05-10 10:10 0次下载
    <b class='flag-5'>四个</b>2输入正极和栅极数据表

    网表时序仿真案例:浅说$width语法

    verilog,$width是时序检查函数,用于检查脉冲的位宽是否符合要求。
    的头像 发表于 03-01 09:46 2867次阅读
    网表<b class='flag-5'>时序</b>仿真案例:浅说$width语法

    verilog的135经典实例

    verilog的135经典实例
    发表于 02-02 10:17 14次下载

    四个单片机能共用一晶振时钟频率来工作吗?

    四个单片机能共用一晶振时钟频率来工作吗? 四个单片机共用一晶振时钟频率来工作是可能的。在实际应用,由于资源的限制和成本的考虑,使用共享
    的头像 发表于 01-31 11:31 1712次阅读

    四个引脚无源晶振的接线方法

    无源晶振是一种常用的被动元件,用于产生稳定的时钟信号。它通常有四个引脚,分别是VCC、GND、OUT和NC。
    的头像 发表于 01-23 18:15 6532次阅读

    示波器测量之抖动的四个维度

    示波器测量之抖动的四个维度  抖动是指信号的随机波动或变动,通常用于描述信号的不稳定性或扰动。在示波器测量,抖动是一重要的指标,用于评估测量结果的准确性和稳定性。抖动可以从四个维度
    的头像 发表于 01-19 15:01 825次阅读

    氮化镓开关管的四个电极是什么

    氮化镓开关管是一种新型的半导体器件,适用于高频高压控制信号的开关应用。它由四个电极组成,包括栅极(G,Gate)、源极(S,Source)、漏极(D,Drain)和衬底(B,Body)。 首先,我们
    的头像 发表于 12-27 14:39 1149次阅读

    SMT丝印技术的历史发展的四个阶段,你知道吗?

    SMT丝印技术的历史发展的四个阶段,你知道吗?
    的头像 发表于 12-27 10:15 924次阅读