0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何修复硬件中存在DDR4校准错误

XILINX开发者社区 来源:XILINX开发者社区 作者:XILINX开发者社区 2021-09-03 09:33 次阅读

本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准错误,不同板以及不同构建 (build) 之间出现的故障并不一致。

本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。

最后,问题是由于用户 XDC set_false_path 约束覆盖 MIG IP 约束所导致的,错误使用 set_false_paths 的危险性由此可见一斑。

这是使用方法论报告系列博文的第 3 部分。如需阅读本系列中的其他博文,请点击查阅。

第1部分:时序以满足,但硬件功能出现错误

第2部分:方法违例对于QoR的影响

问题说明:

用户的设计使用的是 Vivado 和 SDx 流程。此设计包含 2 个 DDR4 64 位接口,运行速度为 2000 Mbps。此设计已达成时序收敛,但在某一个 DDR4 接口或者有时在 2 个接口上都会观察到校准失败。

硬件故障与构建有关:

■成功的构建在多个板上都成功完成

■而失败的构建则在多个板上都失败

■大部分情况下其中一个接口或者 2 个接口都会发生故障

■失败的比特因构建而不同

调试方法:

失败特征表明存在时序约束或 CDC 问题,因此我们使用以下步骤进行调试。

1) 添加 ILA 并重新运行设计实现。现在,故障消失了,或者转移到其它比特。

2) 使用增量实现流程,以保留失败特征。

3) 向 ILA 添加流水线阶段以简化时序收敛。此测试的目标是在失败的阶段中寻找期望的模式,以便缩小失败的比特的范围。

4) 尝试 Pblock 以使 MIG IP 的布局保持彼此接近。在此情况下,失败特征并未发生改变:

■成功完成时序收敛的接口在硬件中失败

■未完成时序收敛的接口在硬件中则能成功完成时序收敛

根据以上结果可见,问题可能在于某些 MIG 约束被用户或者被 Vivado 流程所覆盖。

下一步是复查用户的 XDC 约束。

执行此操作时,我们注意到时钟间的 false_paths 约束是由用户设置的。

现在,运行以下建议的报告组合。关键的报告是 report_methodology 和 report_cdc。

■Report CDC

■Report Methodology

■Report Exception

■Report MIG set_max_delay(用于确认这些约束是否被忽略)

根本原因分析:

MIG set_max_delay 路径并未被忽略。

report_timing 报告了最大延迟

我们在部分 MIG 路径(互连结构 (fabric) 到 PHY)上发现了以下 CDC 严重警告。

现在,将这些路径与 MIG 设计示例中的示例进行比对,这些示例是使用 IP integrator 流程创建的,且已安全完成时序收敛。

根据发现的结果,我们移除了用户添加的所有 false_paths 约束,并在未重新实现整个设计的情况下重新报告时序。

报告显示针对 2 个 DDR4_rx/tx,在最差情况下存在超过 3ns 的时序收敛失败,如下所示。

我们可以利用时序汇总报告 (Report Timing Summary) 的限定机制仅对 MIG 接口进行集中分析。

现在,我们发现用户添加的 false_paths 约束导致从互连结构 (fabric) 到 PHY 路径被忽略。

解决办法:

■从目标 XDC 移除上述 false_paths 并重新运行设计实现。

■设计重新恢复正常时序。

■现在,CDC 报告显示先前忽略的路径已安全达成时序收敛。

■测试硬件上的比特文件时,2 个 DDR4 接口都一致通过校准。

结论:

请务必谨慎处理 set_false_path 约束。

此约束很容易导致必须达成时序收敛的路径被忽略。在此类约束中使用通配符时或者在整个时钟域之间设置 false_paths 时,除非您确定这些时钟域之间没有任何路径需达成时序收敛,否则请务必谨慎操作。操作错误可能导致硬件故障,并导致调试流程难以持续且耗时冗长。

面临在时序无错误的设计上遇到硬件故障的情况时,可在 Vivado 中运行几项检查。下列检查应始终运行,尤其是在布局布线之后。仅仅确认时序无错是不够的,您仍需要完成这些检查:

1) 时钟交互报告 (Report Clock Interaction):

提供有关设计中所有时钟的信息

2) 方法论报告 (Report Methodology)

如果观察到不安全的路径或用户忽略的路径,则可使用 Report Methodology 并集中解决严重警告。

3) CDC 报告 (Report CDC)

在此示例中,Report CDC 帮助发现了由于用户约束导致被忽略的关键路径。

将这些结果与 MIG 设计示例进行比对有助于从设计中存在的数百万条路径中发现可疑路径。

使用限定机制可将分析范围缩小到选定的模块。

4) 例外报告 (Report exception):

此报告可提供有关由于时序例外(如果有)而被忽略的路径的信息,例如,set_false_paths 或 set_clock_groups。

一些小技巧:

对于超大型设计,解析数百万条路径是非常困难且耗时的。

为了加速周转,可使用以下命令缩小报告范围:

要在原理图视图中高亮实例,请执行以下操作:

report_cdc -cells [get_selected_objects] -details -name 《cdc_report_xyz》

report_timing_summary -cells [get_selected_objects ] -name 《report_xyx》

要检查是否已忽略 set_max delay,请执行以下操作:

report_timing -from [get_pins */*/*/*/slave_rdy_cptd_sclk_reg/C] -to [get_pins */*/*/*/u_slave_rdy_cptd_sync/SYNC[*].sync_reg_reg[0]/D] -name t3

可从 MIG XDC 找到以上时序路径。“-name”开关将在 GUI 中生成报告。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR
    DDR
    +关注

    关注

    11

    文章

    712

    浏览量

    65318
  • 硬件
    +关注

    关注

    11

    文章

    3315

    浏览量

    66203
  • 时序
    +关注

    关注

    5

    文章

    387

    浏览量

    37318

原文标题:开发者分享 | 使用方法论报告 3:时序已满足,但硬件中存在 DDR4 校准失败

文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DDR4内存适合哪些主板

    DDR4内存适合多种类型的主板,主要取决于主板的芯片组和处理器插槽类型。以下是一些常见的支持DDR4内存的主板: 一、Intel平台主板 Z系列主板 : 如Z370、Z390、Z490、Z590等
    的头像 发表于 11-29 15:03 926次阅读

    DDR5内存与DDR4内存性能差异

    据传输速率相较于DDR4内存有了显著提升。DDR4内存的标准起始速率为2133MT/s,而DDR5内存的起始速率为4800MT/s。这意味着DDR5内
    的头像 发表于 11-29 14:58 323次阅读

    如何选择DDR内存条 DDR3与DDR4内存区别

    见的两种内存类型,它们在性能、功耗、容量和兼容性等方面存在显著差异。 DDR3与DDR4内存的区别 1. 性能 DDR4内存条相较于DDR3
    的头像 发表于 11-20 14:24 940次阅读

    FPGA DDR4读写实验

    DDR4 SDRAM(Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory,简称为 DDR4
    发表于 09-13 20:18

    DDR4时序参数介绍

    DDR4(Double Data Rate 4)时序参数是描述DDR4内存模块在执行读写操作时所需时间的一组关键参数,它们直接影响到内存的性能和稳定性。以下是对DDR4时序参数的详细解
    的头像 发表于 09-04 14:18 2295次阅读

    什么是DDR4内存的工作频率

    DDR4内存的工作频率是指DDR4内存条在运行时所能达到的速度,它是衡量DDR4内存性能的一个重要指标。DDR4内存作为目前广泛使用的内存类型之一,其工作频率经历了从最初的低频率到当前
    的头像 发表于 09-04 12:45 1354次阅读

    DDR4的主要参数

    DDR4(Double Data Rate 4)作为当前主流的计算机内存技术,相较于其前身DDR3,在性能、功耗、容量等多个方面都有了显著提升。
    的头像 发表于 09-04 12:43 3109次阅读

    DDR4的结构和寻址方式

    DDR4DDR4-SDRAM,即第4DDR-SDRAM)作为当前电子系统架构中使用最为广泛的RAM存储器,其结构和寻址方式对于理解其高性能和存储容量至关重要。
    的头像 发表于 09-04 12:42 1004次阅读

    DDR4寻址原理详解

    )的寻址原理是计算机内存系统至关重要的一个环节,它决定了数据如何在内存中被有效地存储和访问。DDR4的寻址原理复杂而高效,以下将详细阐述其关键要素和工作流程。
    的头像 发表于 09-04 12:38 727次阅读

    DDR4内存频率最高多少

    DDR4内存频率的最高值是一个随着技术进步而不断演变的指标。目前,DDR4内存的频率已经取得了显著的提升,但具体到最高频率,则需要结合多个方面来讨论。
    的头像 发表于 09-04 12:37 2441次阅读

    什么是DDR4内存模块

    DDR4内存模块是计算机内存技术的一项重要进步,它是Double Data Rate(双倍数据速率)第四代内存技术的具体实现形式。
    的头像 发表于 09-04 12:35 590次阅读

    DDR4内存的常见问题有哪些

    DDR4内存作为当前广泛应用的内存标准,尽管其性能稳定且技术成熟,但在实际使用过程仍可能遇到一些常见问题。
    的头像 发表于 09-04 12:35 1017次阅读

    DDR4时钟频率和速率的关系

    DDR4(第四代双倍数据率同步动态随机存取存储器)的时钟频率和速率之间存在着紧密的关系,这种关系对于理解DDR4内存的性能特性至关重要。以下将详细探讨DDR4时钟频率和速率之间的关系,
    的头像 发表于 09-04 11:44 2673次阅读

    DDR4的基本概念和特性

    DDR4,即第四代双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory),是计算机内存技术的一个重要
    的头像 发表于 09-04 11:43 1917次阅读

    DDR4信号完整性测试要求

    DDR5已经开始商用,但是有的产品还才开始使用DDR4。本文分享一些DDR4的测试内容。DDR4 和前代的 DDR3 相比, 它的速度大幅提
    的头像 发表于 01-08 09:18 2011次阅读
    <b class='flag-5'>DDR4</b>信号完整性测试要求