0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3DIC提供理想平台为后摩尔时代追求最佳PPA

新思科技 来源:新思科技 作者:新思科技 2021-09-03 10:17 次阅读

3DIC架构并非新事物,但因其在性能、成本方面的优势及其将异构技术和节点整合到单一封装中的能力,这种架构越来越受欢迎。随着开发者希望突破传统二维平面IC架构的复杂度和密度限制,3D集成提供了引入更多功能和增强性能的机会,同时可满足尺寸限制与成本要求。

3D结构有许多优点,例如性能通常由访问内存所需的时间和功耗决定。通过3D集成,存储器和逻辑电路可以集成到单个3D堆栈中。这种方法通过微间距互连大大增加了内存总线的宽度,同时通过缩短互连线路减少了传播延迟。这种连接可以使3D设计的内存访问带宽达到几十Tbps,而领先的2D设计带宽仅能达到数百Gbps。

从成本角度讲,配有不同部件的大型系统在芯片实现方面有多种优点。异构集成并不是将整个芯片放置在最复杂或最昂贵的技术节点上,而是针对系统的不同部分使用“恰当”节点。例如,先进节点仅用于系统的关键部分,而成本较低的节点则用于不太关键的部分。

增加垂直维度改变了集成电路设计策略

由于设计必须从3D角度考虑,而不是仅考虑典型2D平面设计的x、y,因此,必须增加z维度进行全面管理——从架构设计到逻辑验证和路由连接——包括凸块和通硅孔(TSV)、热量和电源分配网络(PDN)的新权衡(例如基于中介层与3D堆栈、逻辑内存与内存逻辑,以及混合键合与凸块),优化PPA仍然是一个关键指导因素。然而,由于3DIC的出现实现了立方毫米优化,因为不仅仅考虑两个方向,而且在所有的权衡决策中还必须考虑垂直维度。

更为复杂的是,3DIC的集成度更高,传统电路板和手工封装技术已经不合时宜,例如高速互连的凸块布局和定制布局,这导致了额外的瓶颈出现。最重要的是,以前不同学科之间的相互依赖性现在则需要在联合设计方法(人员和工具)中予以考虑,这涉及到设计IP、芯片封装、架构、实现和系统分析等所有阶段。

采取芯片优先的方法

尽管采用与印刷电路板(PCB)设计类似的方式考虑3D架构似乎是一种显而易见的选择,但3DIC最好采用芯片优先的方法——即优化(整个芯片的)设计IP并共同设计芯片系统和封装方法。在3DIC方法中,新思科技正在将IC设计的关键概念和创新成果引入3DIC领域。这需要考察3DIC的各个方面,例如架构设计、将高度自动化能力引入手动任务中、扩展解决方案以支持高级封装的高集成度,以及将签核分析集成到设计流程中。

3DIC将封装(过去采用类似PCB的工具进行管理)与芯片集成在一起。PCB工具没有连接在一起,无法适应规模和工艺的复杂性。典型的PCB中可能有10,000个接点。但在复杂的3DIC中,接点数量很快会达到数十亿,规模远远超出了过去以PCB为中心的方法所能管理的范围。对于以IP优化方式堆叠的裸晶,现有的PCB工具无法提供帮助。此外,PCB工具不能利用RTL或系统设计决策。现实情况是,单一的设计工具不可能处理3DIC的所有方面(IP、芯片、中介层、封装),这对完整堆栈的组装和可视化提出了迫切的需求。

新思科技3DIC Compiler作为一个为3DIC系统集成和优化而构建的平台可以做到这些。该解决方案专注于多芯片系统,如硅片上芯片中介层(2.5D)、晶片上芯片、晶片上晶片、芯片上芯片和3D SoC。

PPA三要素

通常,在想到大型的复杂SoC时,首先考虑优化的是面积。芯片开发者希望在芯片中集成尽可能多的功能,并提供尽可能高的性能。但随后,所需的功耗和热量始终要符合要求,特别是在移动、可穿戴AR和物联网等应用领域(在数据中心的高性能计算等领域也越来越重要,因为总体能耗也是优先考虑的事项)。实现3D结构使开发者能够持续增加产品的功能,而不会超过占位面积和高度的限制,同时还降低芯片成本。

但是,单独的工具只能解决设计3DIC时的部分复杂挑战。这就形成了巨大的设计反馈回路,无法及时将这些反馈整合在一起,形成每立方毫米最佳PPA的最佳解决方案。在多裸晶环境中,必须对整个系统进行分析和优化。孤立地对单个裸晶进行功耗和热量分析是不够的。更有效的解决方案是采用统一的平台,将整个系统的信号、功耗和热量分析整合到单个紧密耦合的解决方案中。

这正是3DIC Compiler的用武之地——通过一套完整的功耗和热量分析能力实现早期分析。该解决方案通过全面的自动化功能减少了迭代次数,同时提供功耗完整性、热量和噪声感知优化。这有助于开发者更好地了解系统性能,并围绕系统架构、在何处插入TSV以及最高效的裸晶堆叠方法进行探索。另外,它还有助于更有效地了解如何将各种设计要素组合在一起,甚至以某些方式将设计工程师与传统的2D设计技术联系起来。

3DIC是实现每立方毫米最佳PPA的理想平台

通过将硅片垂直堆叠到单个封装器件中,3DIC不断证明其在性能、功耗和面积方面能够持续支持摩尔定律。

尽管使用集成设计平台设计3D架构时会出现新的细微差异,但以最低功耗实现最高性能的可能性使3D架构成为极具吸引力的选择。随着芯片开发者努力实现每立方毫米的最佳PPA,3DIC必将得到更广泛的应用。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50384

    浏览量

    421719
  • 存储器
    +关注

    关注

    38

    文章

    7452

    浏览量

    163591
  • 3DIC
    +关注

    关注

    3

    文章

    83

    浏览量

    19369
  • PPA
    PPA
    +关注

    关注

    0

    文章

    20

    浏览量

    7483

原文标题:3DIC为后摩尔时代追求最佳PPA提供理想平台

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    摩尔斯微电子荣获2024年WBA行业大奖最佳Wi-Fi创新奖等多项殊荣

    全球领先的Wi-Fi HaLow解决方案提供摩尔斯微电子,今天宣布荣获2024年无线宽带联盟(Wireless Broadband Alliance ,简称WBA)行业大奖“最佳Wi-Fi创新奖
    发表于 11-01 14:41

    摩尔斯微电子荣获2024年WBA“最佳Wi-Fi创新奖”

    近日,全球领先的Wi-Fi HaLow解决方案提供摩尔斯微电子宣布,其凭借突破性的Wi-Fi HaLow SoC技术,荣获了2024年无线宽带联盟(Wireless Broadband
    的头像 发表于 10-28 17:32 476次阅读

    摩尔线程成立摩尔学院,赋能GPU开发者

    近日,摩尔线程宣布正式成立摩尔学院,GPU开发者生态建设揭开新篇章。摩尔学院作为一个专业的GPU技术培训与交流平台,现已正式对外开放。
    的头像 发表于 10-28 17:03 389次阅读

    高密度互连,引爆摩尔技术革命

    领域中正成为新的创新焦点,引领着超集成高密度互连技术的飞跃。通过持续的技术创新实现高密度互连,将是推动先进封装技术在后摩尔时代跨越发展的关键所在。
    的头像 发表于 10-18 17:57 208次阅读
    高密度互连,引爆<b class='flag-5'>后</b><b class='flag-5'>摩尔</b>技术革命

    半导体行业回暖,万年芯深耕高端封装

    2024年,近七成半导体公司经营业绩回暖,在第三代半导体行业复苏浪潮中,封测技术作为摩尔时代的关键技术环节,作用愈发凸显。万年芯凭借其在封装测试领域夯实的技术基础,抓住了市场机遇,快速推动行业发展
    的头像 发表于 08-28 16:26 339次阅读
    半导体行业回暖,万年芯深耕高端封装

    新思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    提供了一个统一的协同设计与分析解决方案,通过新思科技3DIC Compiler加速从芯片到系统的各个阶段的多裸晶芯片设计的探索和开发。此外,新思科技3DSO.ai与新思科技3DIC C
    的头像 发表于 07-16 09:42 534次阅读

    新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新

    英特尔代工(Intel Foundry)的EMIB先进封装技术,可提升异构集成的结果质量; 新思科技3DIC Compiler是一个从探索到签核的统一平台,可支持采用英特尔代工EMIB封装技术的多裸晶芯片
    发表于 07-09 13:42 763次阅读

    天马携多款创新型显示产品强势亮相DIC EXPO 2024

    在科技日新月异的今天,显示技术作为连接人与信息的桥梁,其创新与发展一直备受瞩目。2024年7月3日,DIC EXPO 2024国际(上海)显示技术及应用创新展在上海新国际博览中心盛大开幕,全球显示技术的创新与发展
    的头像 发表于 07-04 11:18 811次阅读

    半导体发展的四个时代

    已经成长一个强大而充满活力的生态系统。 台积电提供的基础设施为改进协作和协调铺平了道路,在其成员之间创建了一个虚拟 IDM。对台积电的客户来说,开放式创新平台提供了整合模型和分解模
    发表于 03-27 16:17

    高精度纳米级压电位移平台“PIEZOCONCEPT”!

    高精度纳米级压电位移平台“PIEZOCONCEPT”半导体界摩尔时代的手术刀!第三代半导体是摩尔时代实现芯片性能突破的核心技术之一,优越
    的头像 发表于 01-26 08:16 660次阅读
    高精度纳米级压电位移<b class='flag-5'>平台</b>“PIEZOCONCEPT”!

    新思科技携手台积公司推出“从架构探索到签核” 统一设计平台

    新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到签核”的完整解决方案。
    的头像 发表于 01-12 13:40 490次阅读
    新思科技携手台积公司推出“从架构探索到签核” 统一设计<b class='flag-5'>平台</b>

    摩尔定律时代,Chiplet落地进展和重点企业布局

    如何超越摩尔定律,时代的定义也从摩尔定律时代过渡到了摩尔定律
    的头像 发表于 12-21 00:30 1475次阅读

    摩尔时代3D封装成为重要发展方向

    半导体集成电路代表科技发展的前沿,是信息化、数字化、智能化和算力的基石,随着芯片产业的迅速发展,芯片间数据交换也在成倍增长,传统的芯片封装方式已经不能满足巨大的数据量处理需求。
    发表于 12-01 11:16 560次阅读
    <b class='flag-5'>后</b><b class='flag-5'>摩尔时代</b>,<b class='flag-5'>3</b>D封装成为重要发展方向

    Multi-Die系统,掀起新一轮技术革命!

    利用Multi-Die系统能实现异构集成,并且利用较小Chiplet实现更高良率,更小的外形尺寸和紧凑的封装,降低系统的功耗和成本。Ansys半导体产品研发主管Murat Becer指出:“3DIC正在经历爆炸性增长,我们预计今年3DIC设计的数量将是去年的
    的头像 发表于 11-29 16:35 634次阅读

    先进ic封装常用术语有哪些

    TSV是2.5D和3D集成电路封装技术中的关键实现技术。半导体行业一直在使用HBM技术将DRAM封装在3DIC中。
    发表于 11-27 11:40 765次阅读
    先进ic封装常用术语有哪些