0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

对DDR3/4控制器进行探讨

FPGA之家 来源:CSDN技术社区 作者:meper 2021-09-22 10:28 次阅读

参考资料

《pg150-ultrascale-memory-ip》

以该手册的脉络为主线,对DDR3/4控制器进行探讨。

1.IP核结构

69c40eea-15f8-11ec-8fb8-12bb97331649.png

根据官方提供的资料,IP核主要划分为三个部分,分别是用户接口,内存控制器以及物理层接口。对于用户来说,我们需要研究清楚的是用户接口部分内容,其余两部分只需了解即可,这里就不展开论述。

读写效率

69d65938-15f8-11ec-8fb8-12bb97331649.png

X8是表示,该内存颗粒的数据总线为8bit。常见的还有x4/x16。

2.读写时序userinterface操作

整个DDR的IP核应用,主要都是围绕这以下几个路径进行,开发者直接打交道的是IP_core的userinterface。其他物理底层的内容,由IP自行完成。主要指令路径包括:Command Path、write_Path、read_Path以及维护指令(Maintenance Commands)。

Command Path

顾名思义,就是读写操作指令写入的路径。当app_rdy与app_en都有效的时候,新的指令才能写入命令FIFO里,并被执行。

69e3d0ea-15f8-11ec-8fb8-12bb97331649.png

Write Path

数据内容写入IP核的路径。

69ef09ba-15f8-11ec-8fb8-12bb97331649.png

从上述的时序图看来,与写入路径相关的信号有app_adf_data、app_wdf_wren以及app_wdf_end。虽然说,写入的数据路径与指令路径可以不对齐,但实际应用过程中,建议还是对齐操作,要不然容易出问题(后续调试测试的内容有提到)。

6a141cd2-15f8-11ec-8fb8-12bb97331649.png

pp_wdf_end为高,表示该数据这次写入请求的最后一个数。以上图为例,4:1mode是指用户接口时钟与物理层驱动DDR的时钟之比为1:4。比如用户接口的数据总线为64bit,物理层驱动DDR芯片位宽为8bit ,BL=8, 在4:1mode下,那么正好一个用户clk可以执行完一次突发传输(DDR是在时钟上升沿和下降沿都传输数据)。所以在执行传输的过程中,app_wdf_end为高。

Read Path

数据从IP核中读出来的路径。

6a36983e-15f8-11ec-8fb8-12bb97331649.png

Maintenance Commands(维护指令)

6a4e6b1c-15f8-11ec-8fb8-12bb97331649.png

6a69369a-15f8-11ec-8fb8-12bb97331649.png

这里可以解析为什么读写效率不能够达到百分百,由于ddr需要刷新等导致。其中启动刷新有两种模式,一种是自动刷新,即IP核自己产生满足时序的刷新请求,另外一种是通过选中“启用用户刷新和ZQCS输入”选项来启用用户模式。在此模式下,当init_calib_complete有效之后,由用户负责发出Refresh和ZQCS命令以满足DRAM组件规范所要求的速率。ZQCS是用于ZQ 校准,这个与ODT相关。

扩展一下:

ODT(On-Die Termination),是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器,来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。

为什么要用ODT?一个DDR通道,通常会挂接多个Rank,这些Rank的数据线、地址线等等都是共用;数据信号也就依次传递到每个Rank,到达线路末端的时候,波形会有反射,从而影响到原始信号;因此需要加上终端电阻,吸收余波。之前的DDR,终端电阻做在板子上,但是因为种种原因,效果不是太好,到了DDR2,把终端电阻做到了DDR颗粒内部,也就称为On Die Termination,Die上的终端电阻,Die是硅片的意思,这里也就是DDR颗粒。

所以,使用ODT的目的很简单,是为了让DQS、RDQS、DQ和DM信号在终结电阻处消耗完,防止这些信号在电路上形成反射,进而增强信号完整性。

3.对IP核进行二次封装

建议对IP核的User_interface再封装一层,对外只需预留例如wr_en/wr_data以及rd_en/rd_data等信号,类似于读写FIFO的端口,提高模块的后期复用。

6a7c62ce-15f8-11ec-8fb8-12bb97331649.png

4.调试与测试记录

手册梳理得差不多了,写个简单的程序仿真测试。期间碰到了些问题,分享出来记录一下。

cmd_path与write_path没对齐。

6a9364e2-15f8-11ec-8fb8-12bb97331649.png

图中所示,app_rdy为低,但是wdf_wren仍然为高,短期的话应该没有什么问题,但是如果持续一段时间,必然会导致IP核中fifo被写满,导致异常。

解决办法:

令指令与数据路径命令对齐。在写入的时候,当app_rdy与app_wdf_rdy都有效的时候,才触发相应的动作。

数据没有写入,导致回读出来的数据不对。

6a9fee92-15f8-11ec-8fb8-12bb97331649.png

从时序上来看,写入没有问题。但是我当初忽略了app_wdf_mask,这个没有赋值(正常应该赋0),导致仿真的时候,该信号一致显示高阻态。然后发现ddr4_dm_dbi_n(双向信号)信号异常。

6aabe008-15f8-11ec-8fb8-12bb97331649.png

读出来的数据一直是0.

6ab813c8-15f8-11ec-8fb8-12bb97331649.png

修改过来后,问题解决。

6acce384-15f8-11ec-8fb8-12bb97331649.png

读写效率测试

6ae0ebfe-15f8-11ec-8fb8-12bb97331649.png

Wr:

6aef68c8-15f8-11ec-8fb8-12bb97331649.png

Rd:

6aff46bc-15f8-11ec-8fb8-12bb97331649.png

MEM_ADDR_ORDER = "ROW_COLUMN_BANK";

Wr:

6b254cea-15f8-11ec-8fb8-12bb97331649.png

Rd:

6b3337f6-15f8-11ec-8fb8-12bb97331649.png

仔细的话,可以观察clk与app_rdy之间的关系,不难发现为什么两者的读写效率会相差这么大。不同的地址排列,在每次读写过程中,IP的效率有很大的关系,这个与DDR的实现机制有关。详细情况在PG150里有相关说明。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    16191

    浏览量

    177365
  • DDR3
    +关注

    关注

    2

    文章

    274

    浏览量

    42175

原文标题:DDR3/4_IP核应用--vivado

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何选择DDR内存条 DDR3DDR4内存区别

    随着技术的不断进步,计算机内存技术也在不断发展。DDR(Double Data Rate)内存条作为计算机的重要组成部分,其性能直接影响到电脑的运行速度和稳定性。DDR3DDR4是目前市场上最常
    的头像 发表于 11-20 14:24 225次阅读

    DDR4 SDRAM控制器的主要特点

    DDR4 SDRAM(Double Data Rate Fourth Synchronous Dynamic Random Access Memory)控制器作为现代计算系统中的重要组成部分,其
    的头像 发表于 09-04 12:55 499次阅读

    DDR4的主要参数

    DDR4(Double Data Rate 4)作为当前主流的计算机内存技术,相较于其前身DDR3,在性能、功耗、容量等多个方面都有了显著提升。
    的头像 发表于 09-04 12:43 2102次阅读

    DDR3寄存和PLL数据表

    电子发烧友网站提供《DDR3寄存和PLL数据表.pdf》资料免费下载
    发表于 08-23 11:06 1次下载
    <b class='flag-5'>DDR3</b>寄存<b class='flag-5'>器</b>和PLL数据表

    基于FPGA的DDR3多端口读写存储管理设计

    DDR3存储管理系统。DDR3存储控制模块使用MIG生成DDR3控制器,只需通过用户接口信号
    发表于 06-26 18:13

    华邦倾力挺进DDR3市场,抓住转单商机

    华邦自DDR2时期就深入物联网、汽车、工业、电信等高附加值领域,而随着制程升级至DDR3阶段,该公司开始加大对DDR3产能建设的投资力度。高雄工厂今年引入了20纳米设备,产能逐渐释放,未来将成为华邦新制程DRAM产品的主要生产基
    的头像 发表于 05-13 10:03 454次阅读

    全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源解决方案同步降压控制器数据表

    电子发烧友网站提供《全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源
    发表于 04-09 09:51 7次下载
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR4</b> 电源解决方案同步降压<b class='flag-5'>控制器</b>数据表

    完整DDRDDR2,DDR3 和LPDDR3 存储电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整DDRDDR2,DDR3 和LPDDR3 存储电源解决方案同步降压控制器
    发表于 04-09 09:49 0次下载
    完整<b class='flag-5'>DDR</b>,<b class='flag-5'>DDR</b>2,<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> 存储<b class='flag-5'>器</b>电源解决方案同步降压<b class='flag-5'>控制器</b>数据表

    具有同步降压控制器、2A LDO和缓冲基准的完整DDR2、DDR3DDR3L存储电源解决方案TPS51216-EP数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的完整DDR2、DDR3DDR3L存储电源解决方案TPS51216-EP数
    发表于 03-26 11:19 0次下载
    具有同步降压<b class='flag-5'>控制器</b>、2A LDO和缓冲基准的完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L存储<b class='flag-5'>器</b>电源解决方案TPS51216-EP数据表

    完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表

    电子发烧友网站提供《完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表.pdf》资料免费下载
    发表于 03-13 13:58 0次下载
    完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L内存电源解决方案同步降压<b class='flag-5'>控制器</b>TPS51216数据表

    适用于DDR2、DDR3DDR3L和DDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR终端稳压数据表

    电子发烧友网站提供《适用于DDR2、DDR3DDR3L和DDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR
    发表于 03-13 13:53 1次下载
    适用于<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR4</b>且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流<b class='flag-5'>DDR</b>终端稳压<b class='flag-5'>器</b>数据表

    具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3L和DDR4存储电源解决方案数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3L和DDR4存储
    发表于 03-13 11:24 0次下载
    具有同步降压<b class='flag-5'>控制器</b>、2A LDO和缓冲基准的TPS51916完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR4</b>存储<b class='flag-5'>器</b>电源解决方案数据表

    具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3DDR4内存电源解决方案数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3
    发表于 03-13 11:13 0次下载
    具有同步降压<b class='flag-5'>控制器</b>、2A LDO和缓冲基准的TPS51716完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b>和<b class='flag-5'>DDR4</b>内存电源解决方案数据表

    完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 03-13 10:16 1次下载
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>内存电源解决方案同步降压<b class='flag-5'>控制器</b>数据表

    DDR4信号完整性测试要求

    DDR5已经开始商用,但是有的产品还才开始使用DDR4。本文分享一些DDR4的测试内容。DDR4 和前代的 DDR3 相比, 它的速度大幅提
    的头像 发表于 01-08 09:18 1817次阅读
    <b class='flag-5'>DDR4</b>信号完整性测试要求