0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

楷登电子发布PCIe 6.0规范Cadence IP

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2021-10-26 14:28 次阅读

中国上海,2021 年 10 月 22 日——楷登电子(美国 Cadence 公司NASDAQ:CDNS)宣布发布支持 TSMC N5 工艺的 PCI Express(PCIe)6.0 规范 Cadence IP。这款面向 PCIe 6.0 的 Cadence IP 包括基于 DSP 的高性能 PHY 和功能丰富的配套控制器,为超大规模计算和 5G 通信(包括网络、新型内存和存储)的新一代应用提供优化的性能和吞吐量。面向 PCIe 6.0 的 Cadence IP 的早期采用者现在可以使用相应的设计套件。

Cadence 的这款 5 纳米 PCIe 6.0 PHY 测试芯片在所有 PCIe 速率下都表现出了出色的电性能。PAM4/NRZ 双模发射器提供了最佳的信号完整性、对称性和线性度,并且抖动极低。基于 DSP 的接收器展现了强大的数据恢复能力,同时在 64GT/s 下能承受恶劣的信号损坏和超过 35dB 的通道损耗。此外,PHY 中的先进 DSP 内核提供了连续的后台自适应,以监测和补偿环境因素引起的信号波动,实现增强的可靠性。

Cadence PCIe 6.0 控制器 IP 旨在提供最高的链路吞吐量和利用率,同时以极低的延迟运行。高度可扩展的多包处理架构在 x16 配置下支持多达 1024 位宽的数据路径,同时在 1GHz 下运行,以实现 128Gbps 的最大聚合带宽。这款控制器 IP 功能丰富,支持所有新的 PCIe 6.0 功能,包括 PAM4 信令、前向纠错(FEC)、FLIT 编码和 L0p 电源状态,同时可保持完整的向下兼容性。

2021 年 7 月,Cadence PCIe 6.0 子系统测试芯片在 TSMC N5 工艺上完成流片。该子系统测试芯片集成了第二代功耗、性能和面积(PPA)优化的 PCIe 6.0 PHY 与 PCIe 6.0 控制器。该子系统测试芯片使 Cadence 能够在系统层面验证 PCIe 6.0 PHY 和控制器功能,并进行严格的合规性和压力测试,以确保普遍的互操作性和可靠性。

“与我们长期的生态系统合作伙伴 Cadence 的密切合作,使下一代设计能够从我们的先进技术带来的功耗、性能和面积显著提升的优势中受益。”TSMC 设计基础管理副总裁 Suk Lee 表示,“此次合作将 Cadence 领先的 IP 解决方案与 TSMC 的 5 纳米工艺技术相结合,将帮助我们共同的客户实现最具挑战性的功耗和性能要求目标,并快速地将差异化的产品推向市场。”

“早期采用者现已开始探索新的 PCIe6 规范,我们期待看到他们利用 TSMC 和 Cadence 技术取得成效。”Cadence 公司全球副总裁兼 IP 部总经理 Sanjive Agarwala 表示,“自 2019 年推出第一代 112G-LR SerDes IP 以来,我们一直在部署基于 PAM4 的 IP,我们在 PAM4 技术方面的丰富专业知识,加上与 TSMC 的紧密合作,为我们成功推出 PCIe6 产品奠定了坚实的基础。”

面向 PCIe 6.0 规范的 Cadence IP 支持 Cadence 的智能系统设计战略(Intelligent System Design),该战略实现了 SoC 的卓越设计。Cadence 针对 TSMC 先进工艺的全面设计 IP 解决方案产品组合还包括 112G、56G、裸片对裸片(D2D)和高级存储器 IP 解决方案。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50384

    浏览量

    421737
  • TSMC
    +关注

    关注

    3

    文章

    177

    浏览量

    84455
  • Cadence
    +关注

    关注

    64

    文章

    915

    浏览量

    141856

原文标题:Cadence 在TSMC N5工艺上演示面向PCI Express 6.0规范的IP测试芯片

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cadence荣获2024全球电子成就奖之年度EDA/IP/软件产品奖

    近日,在备受瞩目的全球电子成就奖颁奖典礼上,Cadence 电子旗下 Virtuoso Studio 平台凭借其在定制模拟设计方面的持续
    的头像 发表于 11-09 10:35 333次阅读

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,CadencePCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,并感谢 PCI-SIG 提供的平台。在 PCI-SIG 开发者大会迎来 32 周年之际,
    的头像 发表于 08-29 09:14 420次阅读
    <b class='flag-5'>Cadence</b>展示完整的<b class='flag-5'>PCIe</b> 7.0 <b class='flag-5'>IP</b>解决方案

    Cadence 扩充系统 IP 产品组合,推出 NoC 以优化电子系统连接性

    电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布扩充其系统 IP 产品组合,新增了
    的头像 发表于 07-03 09:24 567次阅读

    Cadence扩充系统IP产品组合,推出NoC以优化电子系统连接性

    利用 Cadence Janus NoC,设计团队可更快获得更好的 PPA 结果,降低设计风险,节约宝贵的工程资源,倾力打造 SoC 的差异化功能。 中国上海,2024 年 7 月 1 日——
    发表于 07-01 12:01 342次阅读

    Cadence与Intel Foundry的战略合作取得重大成果

    中国上海,2024 年 6 月 26 日——电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布其与 Intel Foundry 的战略合作取得了重大成果。从 Int
    的头像 发表于 06-26 11:24 680次阅读

    Cadence与台积电深化合作创新,以推动系统和半导体设计转型

    电子(美国 Cadence 公司,NASDAQ:CDNS)与台积电(TSMC)深化了双方的长期合作,官宣了一系列旨在加速设计的创新技术进展,包括从 3D-IC 和先进制程节点到设计
    的头像 发表于 04-30 14:25 550次阅读

    PCIe 7.0规范何时最终确定?

    PCIe 7.0 规范的目标是将 PCIe 6.0 规范(64 GT/s)的数据速率提高一倍,达到 128 GT/s。
    的头像 发表于 04-08 09:34 838次阅读

    电子Cadence推出业界首个全面的AI驱动数字孪生解决方案

    中国上海,2024 年 3 月 22 日——电子(美国 Cadence 公司,NASDAQ:CDNS)推出业界首个全面的 AI 驱动数字孪生解决方案,旨在促进数据中心的可持续发展及
    的头像 发表于 03-22 11:38 686次阅读

    Cadence宣布与Arm合作,提供基于芯粒的参考设计和软件开发平台

    中国上海,2024 年 3 月 19 日——电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布与 Arm 公司合作,提供基于芯粒的参考设计和软件开发平台,以加速软件
    的头像 发表于 03-19 11:41 680次阅读

    Cadence扩充Tensilica IP产品阵容,强化汽车传感器融合计算能力

    全球电子设计自动化和半导体IP解决方案的领先企业电子Cadence)近日宣布,其进一步扩展
    的头像 发表于 03-14 11:38 819次阅读

    Cadence收购BETA CAE,进军结构分析领域

    电子Cadence)近日宣布了一项重大战略举措,即已就收购BETA CAE Systems International AG达成最终协议。这一收购案不仅彰显了
    的头像 发表于 03-14 11:35 874次阅读

    Cadence收购BETA CAE Systems,加速智能系统设计战略

    近日,电子Cadence)宣布与BETA CAE Systems International AG达成收购协议。BETA CAE作为全球领先的多领域工程仿真解决方案供应商,其卓越
    的头像 发表于 03-08 13:44 662次阅读

    Cadence发布全新Celsius Studio AI热分析平台

    电子Cadence Design Systems)今日宣布推出了一款业界领先的产品——Cadence® Celsius™ Studio
    的头像 发表于 02-03 11:32 1145次阅读

    Cadence推出全新数字孪生平台Millennium Platform

    电子Cadence Design Systems)今日宣布推出全新的Cadence® Millennium™ Enterprise M
    的头像 发表于 02-03 11:31 1040次阅读

    PCIe 6.0元年,AI与HPC迎来新速度

    电子发烧友网报道(文/周凯扬)2022年1月,PCI-SIG发布PCIe 6.0规范,正式拉开了接口带宽大幅升级的序幕。然而,在
    的头像 发表于 01-31 09:02 2745次阅读