0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

两个网络相关的开源项目详解

OpenFPGA 来源:OpenFPGA 作者:碎碎思 2021-10-27 09:20 次阅读

今天介绍两个(only two)网络相关的开源项目。

Alex的verilog-ethernet之前在介绍PCIe项目时有介绍过Alex的项目,当时重点介绍了PCIe。今天主要介绍他的ethernet项目。

❞介绍用于1G、10G 和 25G 数据包处理(8 位和 64 位数据路径)的以太网相关组件的集合。包括用于处理以太网帧以及 IP、UDP 和 ARP 的模块以及用于构建完整 UDP/IP 堆栈的组件。包括用于1G和 10G/25G 的 MAC 模块、一个 10G/25G PCS/PMA PHY 模块和一个 10G/25G 组合 MAC/PCS/PMA 模块。包括用于实现需要精确时间同步的系统的各种 PTP 相关组件。还包括使用cocotbext-eth 的完整 cocotb 测试平台代码。

组件说明:仅对于 IP 和 ARP 支持,请使用ip_complete(1G) 或ip_complete_64 (10G/25G)。

对于 UDP、IP 和 ARP 支持,请使用udp_complete(1G) 或udp_complete_64 (10G/25G)。

1G和 10G/25G MAC 模块顶层文件eth_mac_*,具有各种接口和带/不带 FIFO。10G/25G PCS/PMA PHY 模块顶层文件是 eth_phy_10g. 10G/25G MAC/PCS/PMA组合模块顶层文件是 eth_mac_phy_10g.

PTP 组件包括可配置的 PTP 时钟 ( ptp_clock)、ptp_clock_cdc用于跨时钟域传输 PTP 时间的 PTP 时钟 CDC 模块 。以及用于从 PTP 时间精确生成任意频率的可配置 PTP 周期输出模块。

其中cocotbext-xxx是仿真测试模型(cocotb is a coroutine based cosimulation library for writing VHDL and Verilog testbenches in Python.cocotb是一套基于python的用于构建仿真及测试用例的lib库)。

已经验证的板卡

0a6c9b14-364c-11ec-82a8-dac502259ad0.png

基本市场上官方的板卡都有测试,从Xilinx S6到ZCU106,Intel Cyclone10到Stratix10 大小芯片都支持。

优秀的 Verilog/FPGA开源项目介绍(三)- 大厂的项目

其他说明README中也有模块的说明:

0ad87b2c-364c-11ec-82a8-dac502259ad0.png

以及相关接口的时序说明:

优秀的 Verilog/FPGA开源项目介绍(二)-RISC-V

0b38e4b2-364c-11ec-82a8-dac502259ad0.png

测试平台的使用也有详细的说明。

业界第一个真正意义上开源100 Gbps NIC Corundum对于需求100G网卡的朋友,一定要看看这个开源项目,先放开源地址:

https://github.com/ucsdsysnet/corundum

❞介绍Corundum 是一种基于 FPGA 的开源高性能 NIC。功能包括高性能数据路径、10G/25G/100G 以太网、PCI express gen 3、定制的高性能、紧密集成的 PCIe DMA 引擎、1000+ 传输、接收、完成和事件队列、分散/收集DMA、MSI 中断、多个接口、每个接口多个端口、每个端口的传输调度,包括高精度 TDMA、流散列、RSS、校验和卸载和本地 IEEE 1588 PTP 时间戳。包含一个与 Linux 网络堆栈集成的 Linux 驱动程序。广泛的仿真框架促进了开发和调试,该框架涵盖了从一侧的驱动程序和 PCI express 接口的仿真模型到另一侧的以太网接口的整个系统。

Corundum 有几个独特的特征。首先,传输、接收、完成和事件队列状态高效地存储在块 RAM 或ultra RAM中,从而支持数以千计的可单独控制的队列。这些队列与接口相关联,每个接口可以有多个端口,每个端口都有自己独立的调度程序。这实现了对数据包传输的极其细粒度的控制。结合 PTP 时间同步,这可以实现高精度 TDMA。

Corundum 还提供了一个用于实现自定义逻辑的应用程序部分。应用部分有一个用于控制的专用 PCIe BAR 和许多提供对核心数据路径和 DMA 基础设施的访问的接口。

支持的板卡Alpha Data ADM-PCIE-9V3 (Xilinx Virtex UltraScale+ XCVU3P)

Exablaze ExaNIC X10/Cisco Nexus K35-S (Xilinx Kintex UltraScale XCKU035)

Exablaze ExaNIC X25/Cisco Nexus K3P-S (Xilinx Kintex UltraScale+ XCKU3P)

Silicom fb2CG@KU15P (Xilinx Kintex UltraScale+ XCKU15P)

NetFPGA SUME (Xilinx Virtex 7 XC7V690T)

Xilinx Alveo U50 (Xilinx Virtex UltraScale+ XCU50)

Xilinx Alveo U200 (Xilinx Virtex UltraScale+ XCU200)

Xilinx Alveo U250 (Xilinx Virtex UltraScale+ XCU250)

Xilinx Alveo U280 (Xilinx Virtex UltraScale+ XCU280)

Xilinx VCU108 (Xilinx Virtex UltraScale XCVU095)

Xilinx VCU118 (Xilinx Virtex UltraScale+ XCVU9P)

Xilinx VCU1525 (Xilinx Virtex UltraScale+ XCVU9P)

Xilinx ZCU106 (Xilinx Zynq UltraScale+ XCZU7EV)

说明这个项目很多都引用了上面《Alex的项目》,可以算是上一个项目的扩展。测试等文档也很完全。框图如下

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1633

    文章

    21817

    浏览量

    607141
  • Verilog
    +关注

    关注

    28

    文章

    1355

    浏览量

    110607
  • 开源
    +关注

    关注

    3

    文章

    3443

    浏览量

    42840

原文标题:优秀的 Verilog/FPGA开源项目介绍(四)- Ethernet

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    利用两个元件实现 L 型网络阻抗匹配

    本文要点L型网络阻抗匹配是一简单的滤波器,由两个电抗元件组成。L型滤波器具有较宽的带宽,但在载波频率下响应速度缓慢。设计人员可以组合多个L型滤波器,实现更稳健的响应以及更高的品质因数。阻抗匹配
    的头像 发表于 12-20 18:57 458次阅读
    利用<b class='flag-5'>两个</b>元件实现 L 型<b class='flag-5'>网络</b>阻抗匹配

    单相电机两个绕组都在定子上吗

    单相电机的两个绕组,即起动线圈(或称为辅助绕组、副绕组)和运行线圈(或称为主绕组),都位于定子上 。这两个绕组在电机中起着关键作用,共同协作以产生旋转磁场,从而使电机能够运转。 单相电机通常由一
    的头像 发表于 09-03 15:10 1189次阅读

    ad如何设置两个元器件的距离

    在Altium Designer(简称AD)中设置两个元器件之间的距离,主要是通过设置元器件间的安全间距(Clearance)规则来实现的。这个规则定义了元器件之间、元器件与走线之间以及其他设计元素
    的头像 发表于 09-02 15:31 9376次阅读

    功放机AB两个声道输出怎么接

    功放机AB两个声道输出的接线方式,主要取决于您想要实现的音频效果以及音箱的配置。以下将详细介绍几种常见的接线方式,以及它们各自的特点和适用场景。 一、基础接线方式 在大多数情况下,功放机的AB两个
    的头像 发表于 08-23 10:40 4657次阅读

    LMK05318具有两个频域的超低抖动网络同步器时钟数据表

    电子发烧友网站提供《LMK05318具有两个频域的超低抖动网络同步器时钟数据表.pdf》资料免费下载
    发表于 08-23 10:17 0次下载
    LMK05318具有<b class='flag-5'>两个</b>频域的超低抖动<b class='flag-5'>网络</b>同步器时钟数据表

    触发器的两个稳定状态分别是什么

    触发器作为数字电路中的基本逻辑单元,具有两个稳定状态,这两个状态通常用于表示二进制数码中的0和1。
    的头像 发表于 08-12 11:01 1732次阅读

    双稳态电路的两个稳定状态是什么

    双稳态电路是一种具有两个稳定状态的电子电路,广泛应用于数字电路、通信系统、存储器等领域。 双稳态电路的基本概念 双稳态电路是一种具有两个稳定状态的电路,即在没有外部输入信号的情况下,电路可以保持在
    的头像 发表于 08-11 15:00 1846次阅读

    双稳态触发器的两个基本性质是什么

    双稳态触发器(Bistable Trigger)是一种具有两个稳定状态的逻辑电路,广泛应用于数字电路设计中。它具有两个基本性质:记忆性和切换性。 一、双稳态触发器的基本概念 1.1 双稳态触发器
    的头像 发表于 08-11 10:08 879次阅读

    两个路由器ip地址冲突怎么解决

    两个路由器的IP地址发生冲突时,会导致网络连接不稳定或无法连接。以下是解决两个路由器IP地址冲突的步骤: 确定冲突的IP地址 首先,需要确定两个路由器的IP地址是否冲突。可以通过以下
    的头像 发表于 07-09 11:35 6838次阅读

    两个PLC之间如何交互信号

    在工业自动化系统中,PLC(Programmable Logic Controller,可编程逻辑控制器)是核心的控制设备。在许多复杂的应用场景中,需要两个或多个PLC之间进行信号交互,以实现更高
    的头像 发表于 06-14 16:57 5082次阅读

    怎么让工程中同时存在两个ioc文件?

    你好,我现在需要在一工程中兼容两个不同的项目,这两个项目有不同的配置文件,请问可否让两个ioc
    发表于 05-23 07:50

    两个铜片可以形成原电池吗

    两个铜片本身不能形成原电池,因为原电池的工作原理依赖于两个不同电位的电极材料之间的氧化还原反应。
    的头像 发表于 05-21 16:23 1258次阅读

    原电池中的两个电极能是相同的吗?

    在原电池的设计和运作中,两个电极是否可以相同,这取决于电池的类型和所需的电化学反应。
    的头像 发表于 04-26 17:32 2896次阅读

    400MWh!金湾这两个储能项目开工!

    400MWh!金湾这两个储能项目开工! 珠海首个集中式储能电站 珠海最大的储能电站 珠海最大工商业储能项目之一 ... ... 近日,金湾集中开工的 华发储能电站而高景太阳能工商业储能规划总容量
    的头像 发表于 03-21 18:20 1102次阅读
    400MWh!金湾这<b class='flag-5'>两个</b>储能<b class='flag-5'>项目</b>开工!

    arcgis中如何关联两个属性表

    在ArcGIS中,关联两个属性表是一重要的操作,可以通过此操作将两个表中的数据关联起来,以便进行分析和查询。下面是详细介绍如何在ArcGIS中实现属性表的关联。 首先,我们需要明确两个
    的头像 发表于 02-25 11:01 4588次阅读