双方拓展战略合作,提供全面的3D系统集成功能,支持在单一封装中集成数千亿个晶体管
新思科技3DIC Compiler是统一的多裸晶芯片设计实现平台,无缝集成了基于台积公司3DFabric技术的设计方法, 为客户提供完整的“初步规划到签核”的设计平台
此次合作将台积公司的技术进展与3DIC Compiler的融合架构、先进设计内分析架构和签核工具相结合,满足了开发者对性能、功耗和晶体管数量密度的要求
新思科技(Synopsys)近日宣布扩大与台积公司的战略技术合作,提供更高水平的系统集成,以满足高性能计算(HPC)应用对更佳PPA(功耗、性能和面积)的需求。双方客户可通过新思科技的3DIC Compiler平台,高效访问基于台积公司的3DFabric设计方法,从而显著推进大容量3D系统的设计。
这些设计方法可在台积公司的集成片上系统(SoIC)技术中提供3D芯片堆叠支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技术中提供2.5/3D先进封装支持。这些先进的方法融合了3DIC Compiler平台的高度集成多裸晶芯片设计,可支持解决从“初步规划到签核” 的全面挑战,推动新一代超级融合3D系统的实现。
“台积公司与我们的开放创新平台(OIP)生态系统合作伙伴密切合作,共同推动高性能计算领域的下一代创新。这次合作是将新思科技的3DIC Compiler平台与台积公司的芯片堆叠以及先进封装技术相结合,致力于帮助我们的客户成功设计高性能计算应用芯片,满足他们对芯片功耗和性能的高要求。”
——Suk Lee
台积公司设计基础设施
管理事业部副总裁
3DIC Compiler平台是一套完整的端到端解决方案,用于高效的2.5/3D多裸晶芯片设计和全系统集成。基于新思科技Fusion Design Platform通用的统一数据模型, 3DIC Compiler平台整合了具有革命性意义的多裸晶芯片设计能力,并利用新思科技世界一流的设计实现和签核技术,在统一集成的3DIC设计操作界面提供完整的从“初步规划到签核”平台。这种超融合解决方案包括2D和3D可视化、跨层探索和规划、设计实现、可测性设计和全系统验证的设计及签核分析。
“为满足以AI为中心的工作负载和专用计算优化日益增长的需求,领导力和广泛的协作创新能力缺一不可。我们与台积公司就其最新的3DFabric技术展开的开创性工作,使我们能够探索并实现前所未有的3D系统集成水平。通过3DIC Compiler平台和台积公司高度可访问的集成技术,性能、功耗和晶体管数量密度等都将实现飞跃,并将重塑众多现有和新兴的应用及市场。”
——Shankar Krishnamoorthy
新思科技数字设计事业部总经理
3DIC Compiler平台不仅效率高,还能扩展容量和性能,为各种异构工艺和堆叠裸片提供无缝支持。通过采用新思科技的集成签核解决方案,包括PrimeTime时序签核解决方案、StarRC寄生参数提取签核、Tweaker ECO收敛解决方案和IC Validator物理验证解决方案,结合Ansys RedHawk-SC Electrothermal系列多物理场分析解决方案,以及新思科技的TestMax DFT解决方案,3DIC Compiler平台可提供前所未有的先进联合分析技术,帮助实现稳定的高性能设计的更快收敛。
编辑:jq
-
芯片
+关注
关注
457文章
51345浏览量
428237 -
晶片
+关注
关注
1文章
405浏览量
31606 -
新思科技
+关注
关注
5文章
812浏览量
50450
原文标题:3DIC Compiler X 3DFabric,新思科技与台积公司联手提升系统集成至数千亿个晶体管
文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
台积电2nm制成细节公布:性能提升15%,功耗降低35%
台积电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!
![<b class='flag-5'>台</b><b class='flag-5'>积</b>电分享 2nm 工艺深入细节:功耗降低 35% 或性能<b class='flag-5'>提升</b>15%!](https://file1.elecfans.com//web3/M00/02/70/wKgZO2dfiPmAEH2xAACosPLivTc147.jpg)
新思科技再获台积公司多项OIP年度合作伙伴大奖
NMOS晶体管和PMOS晶体管的区别
晶体管处于放大状态的条件是什么
芯片晶体管的深度和宽度有关系吗
晶体管的分类与作用
新思科技与台积公司深化EDA与IP合作
新思科技与台积公司深度合作,推动芯片设计创新
新思科技面向台积公司先进工艺加速下一代芯片创新
![新<b class='flag-5'>思科</b>技面向<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b>先进工艺加速下一代芯片创新](https://file1.elecfans.com/web2/M00/E4/32/wKgZomY-4JeANGm8AAjzfJdlNzI247.png)
AMD与台积电联手推动先进工艺发展
什么是达林顿晶体管?达林顿晶体管的基本电路
![什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路](https://file1.elecfans.com/web2/M00/C1/5B/wKgZomXdkrOARn0AAAGe2EmeD8s859.png)
评论