0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技与台积公司联手提升系统集成至数千亿个晶体管

新思科技 来源:新思科技 作者:新思科技 2021-11-05 15:17 次阅读

双方拓展战略合作,提供全面的3D系统集成功能,支持在单一封装中集成数千亿个晶体管

新思科技3DIC Compiler是统一的多裸晶芯片设计实现平台,无缝集成了基于台积公司3DFabric技术的设计方法, 为客户提供完整的“初步规划到签核”的设计平台

此次合作将台积公司的技术进展与3DIC Compiler的融合架构、先进设计内分析架构和签核工具相结合,满足了开发者对性能、功耗和晶体管数量密度的要求

新思科技(Synopsys)近日宣布扩大与台积公司的战略技术合作,提供更高水平的系统集成,以满足高性能计算(HPC)应用对更佳PPA(功耗、性能和面积)的需求。双方客户可通过新思科技的3DIC Compiler平台,高效访问基于台积公司的3DFabric设计方法,从而显著推进大容量3D系统的设计。

这些设计方法可在台积公司的集成片上系统(SoIC)技术中提供3D芯片堆叠支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技术中提供2.5/3D先进封装支持。这些先进的方法融合了3DIC Compiler平台的高度集成多裸晶芯片设计,可支持解决从“初步规划到签核” 的全面挑战,推动新一代超级融合3D系统的实现。

“台积公司与我们的开放创新平台(OIP)生态系统合作伙伴密切合作,共同推动高性能计算领域的下一代创新。这次合作是将新思科技的3DIC Compiler平台与台积公司的芯片堆叠以及先进封装技术相结合,致力于帮助我们的客户成功设计高性能计算应用芯片,满足他们对芯片功耗和性能的高要求。”

——Suk Lee

台积公司设计基础设施

管理事业部副总裁

3DIC Compiler平台是一套完整的端到端解决方案,用于高效的2.5/3D多裸晶芯片设计和全系统集成。基于新思科技Fusion Design Platform通用的统一数据模型, 3DIC Compiler平台整合了具有革命性意义的多裸晶芯片设计能力,并利用新思科技世界一流的设计实现和签核技术,在统一集成的3DIC设计操作界面提供完整的从“初步规划到签核”平台。这种超融合解决方案包括2D和3D可视化、跨层探索和规划、设计实现、可测性设计和全系统验证的设计及签核分析。

“为满足以AI中心的工作负载和专用计算优化日益增长的需求,领导力和广泛的协作创新能力缺一不可。我们与台积公司就其最新的3DFabric技术展开的开创性工作,使我们能够探索并实现前所未有的3D系统集成水平。通过3DIC Compiler平台和台积公司高度可访问的集成技术,性能、功耗和晶体管数量密度等都将实现飞跃,并将重塑众多现有和新兴的应用及市场。”

——Shankar Krishnamoorthy

新思科技数字设计事业部总经理

3DIC Compiler平台不仅效率高,还能扩展容量和性能,为各种异构工艺和堆叠裸片提供无缝支持。通过采用新思科技的集成签核解决方案,包括PrimeTime时序签核解决方案、StarRC寄生参数提取签核、Tweaker ECO收敛解决方案和IC Validator物理验证解决方案,结合Ansys RedHawk-SC Electrothermal系列多物理场分析解决方案,以及新思科技的TestMax DFT解决方案,3DIC Compiler平台可提供前所未有的先进联合分析技术,帮助实现稳定的高性能设计的更快收敛。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    449

    文章

    48575

    浏览量

    413080
  • 晶片
    +关注

    关注

    1

    文章

    394

    浏览量

    31243
  • 新思科技
    +关注

    关注

    5

    文章

    737

    浏览量

    50120

原文标题:3DIC Compiler X 3DFabric,新思科技与台积公司联手提升系统集成至数千亿个晶体管

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    降压开关稳压器如何使用串联晶体管

    占空比D相关,D被定义为晶体管开关在一完整开关周期期间的导通时间。 如果V IN是电源电压,并且晶体管开关的“ON”和“OFF”时间定义为:t ON和t OFF,则输出电压V OUT为: 降压
    发表于 06-18 14:19

    系统集成的特点和内容

    系统集成,从字面意义上理解,是将分散和独立的功能部分集成为一个统一的系统系统集成也可以理解为安全系统、中央空调
    的头像 发表于 05-17 14:01 152次阅读
    <b class='flag-5'>系统集成</b>的特点和内容

    晶体管掺杂和导电离子问题原因分析

    双极性晶体管是利用两种离子导电,空穴和自由电子,但是对于一实际存在的系统,其整体上是呈现电中性的,当其中的电子或者空穴移动形成电流时,与之对应的空穴或者电子为什么不会一起随着移动? 这个问题困扰
    发表于 02-21 21:39

    思科计划裁员5%,达数千

    2月14日,思科(Cisco)宣布最新一季财报,同时表示,作为全公司重组的一部分,计划裁员5%,达数千人。主要原因是客户仍处「去库存」阶段,导致思科保守看待营运展望。
    的头像 发表于 02-19 14:43 591次阅读

    晶体管Ⅴbe扩散现象是什么?

    晶体管并联时,当需要非常大的电流时,可以将几个晶体管并联使用。因为存在VBE扩散现象,有必要在每一晶体管的发射极上串联一小电阻。电阻R用
    发表于 01-26 23:07

    在特殊类型晶体管的时候如何分析?

    管子多用于集成放大电路中的电流源电路。 请问对于这种多发射极或多集电极的晶体管时候该如何分析?按照我的理解,在含有多发射极或多集电极的晶体管电路时,如果多发射极或多集电极的每一极分别接到独立的电源回路中
    发表于 01-21 13:47

    单结晶体管的工作原理是什么?

    常用的半导体元件还有利用一PN结构成的具有负阻特性的器件一单结晶体管,请问这个单结晶体管是什么?能够实现负阻特性?
    发表于 01-21 13:25

    晶体管和场效应的本质问题理解

    晶体管也就是俗称三极,其本质是一电流放大器,通过基射极电流控制集射极电流。 1、当基射极电流很小可以忽略不计时,此时晶体管基本没有对基射极电流的放大作用,此时可以认为
    发表于 01-18 16:34

    含有分立器件晶体管集成器件运放的电路其输入电阻和输出电阻怎么求解?

    对于一含有晶体管,场效应,运放的电路,该如何求解他的输入电阻和输出电阻,举例而言,在含有晶体管的电路射极跟随器中,求解输出电阻时,为什么要考虑基极的电阻和偏置电路的电阻,此时不应该
    发表于 01-10 17:17

    如何选择分立晶体管

    网友的提问:如何选择分立晶体管
    发表于 11-24 08:16

    AD8138ARM放大器集成晶体管数目是多少?

    我在进行AD8138ARM的热仿真,datasheet中只有结到环境的热阻JA的数据,我需要结到外壳的热阻Jc的数据,还有AD8138ARM放大器集成晶体管数目是多少?
    发表于 11-21 06:54

    晶体管 - 改变世界的发明

    晶体管
    油泼辣子
    发布于 :2023年11月18日 12:13:27

    晶体管详细介绍

    专业图书47-《新概念模拟电路》t-I晶体管
    发表于 09-28 08:04

    不同类型的晶体管及其功能

    。该电路可以由两分立晶体管组成,也可以位于集成电路内部。 达林顿晶体管的 hfe 参数是每个晶体管 hfe 相互乘积。该电路对于音频放大器
    发表于 08-02 12:26

    晶体管做电子开关

    晶体管
    YS YYDS
    发布于 :2023年07月04日 20:45:13