0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

发现相位噪声、锁定时间或杂散问题请检查锁相环的环路滤波器带宽

电子设计 来源:电子设计 作者:电子设计 2022-01-11 16:00 次阅读

作为最重要的设计参数之一,选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BWJIT并非最佳选择,首先要做的仍是寻找最优环路带宽。

图1中,锁相环(PLL)与压控振荡器(VCO)噪声交叉处的偏移,BWJIT(约为140kHz)通过减少曲线下方的面积来优化抖动。

尽管此带宽BWJIT对抖动而言是最优的,但对于相位噪声、锁定时间或杂散却并非如此。表1给出了环路带宽对这些性能指标的影响的大致参考。

性能指标 最优带宽 备注
抖动 BWJIT 最优值一般为BWJIT。在低集成限制更高的一些情况下,有时较窄的环路带宽实际上效果更好。
锁定时间 无限 VCO锁定时间随着环路带宽的增加而提高,但有时会受到VCO校准时间(用于集成VCO)的限制,或因VCO输入电容等寄生电容而使带宽无法增加。
杂散 0Hz 一般而言环路带宽越窄,杂散越好,但有时会由环路滤波器周围来自主板或芯片上的串扰所主导。
相位噪声 0Hz或无限 如果相位噪声低于最优抖动带宽,相位噪声会随着带宽的变宽而增大,直到变成仅为输入基准和PLL造成的噪声。
如果相位噪声偏移大于最优抖动带宽,相位噪声会随着环路带宽的变窄而增大,直到变成仅为独立的VCO噪声。

表1:环路带宽对关键参数的影响

为了说明表1,图2中的模拟显示了变化的环路带宽的影响。锁定时间与抖动标准化指标为图2中从最小值增加的百分比。杂散与相位噪声指标为图2中从最小值增加的分贝。

如图1所预测,环路带宽为140kHz左右时,最优抖动确实为最佳。环路带宽超出此范围会有利于锁定时间和10kHz相位噪声,但是会降低杂散和1MHz偏移的相位噪声。

因此,选择环路带宽的一种较好的方法是先选择最优抖动带宽(BWJIT),然后增加带宽提高锁定时间或低频偏相位噪声,或者降低带宽提高高频偏相位噪声或杂散。

选择正确的环路带宽遇到问题?登录并在下方评论。

审核编辑:金巧

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 振荡器
    +关注

    关注

    28

    文章

    3812

    浏览量

    138865
  • 噪声
    +关注

    关注

    13

    文章

    1118

    浏览量

    47367
  • 模拟
    +关注

    关注

    7

    文章

    1420

    浏览量

    83895
收藏 人收藏

    评论

    相关推荐

    锁相环PLL的噪声分析与优化 锁相环PLL与相位噪声的关系

    锁相环(PLL)是一种反馈控制系统,它通过比较输入信号和输出信号的相位差异,调整输出信号以实现相位锁定。在许多应用中,如无线通信、频率合成和时钟同步,PLL的性能直接关系到系统的整体性
    的头像 发表于 11-06 10:55 289次阅读

    锁相环PLL与频率合成器的区别

    锁相环(PLL)的基本原理 锁相环是一种电子电路,能够锁定到输入信号的相位,并产生一个与输入信号频率和相位一致的输出信号。PLL由三个主要
    的头像 发表于 11-06 10:46 138次阅读

    锁相环PLL的工作原理 锁相环PLL应用领域

    解调和信号处理等方面。 锁相环PLL的工作原理 1. 基本组成 锁相环主要由三个部分组成:相位比较器(Phase Comparator)、低通滤波器(Low Pass Filter,L
    的头像 发表于 11-06 10:42 237次阅读

    锁相环相位噪声的影响因素

    锁相环(Phase Locked Loop, PLL)相位噪声是评估锁相环性能的重要指标之一,它描述了输出信号相位的不稳定性。
    的头像 发表于 07-30 15:31 1118次阅读

    锁相环的工作原理和应用场景

    控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪。锁相环是一种闭环电子电路,能使受控振荡的频率和相位均与输入信号
    的头像 发表于 07-30 15:05 2892次阅读
    <b class='flag-5'>锁相环</b>的工作原理和应用场景

    环路滤波器环路带宽相位裕度简析

    锁相环系统的环路滤波器设计,是锁相环设计的核心部分之一,通过设置合适的环路带宽
    的头像 发表于 05-02 16:08 8725次阅读
    <b class='flag-5'>环路</b><b class='flag-5'>滤波器</b>的<b class='flag-5'>环路</b><b class='flag-5'>带宽</b>及<b class='flag-5'>相位</b>裕度简析

    锁相环路锁定状态的条件及类型

    基本锁相环通常由锁相检测(Phase Detector)、低通滤波器(Loop Filter)和令牌圈振荡(VCO)组成。它是最简单的
    的头像 发表于 01-31 16:00 1620次阅读
    <b class='flag-5'>锁相环路</b><b class='flag-5'>锁定</b>状态的条件及类型

    锁相环锁定时间取决于哪些因素

    锁相环路是由鉴相《简称PD》、还路滤波器〔(简称LPF或LE和压控振荡(简称VCO〕三个部件组成闭合系统。这是一个基本环路,其各种形式均
    的头像 发表于 01-31 15:54 2299次阅读
    <b class='flag-5'>锁相环</b><b class='flag-5'>锁定时间</b>取决于哪些因素

    锁相环的输入输出相位一致吗?

    。 在锁相环中,输入信号(参考信号)通过相敏检测与输出信号比较,产生相位误差信号。相位误差信号被输入到一个反馈环路中进行处理。处理的结果会
    的头像 发表于 01-31 15:45 1009次阅读

    锁相环锁定后一定不存在频差吗?

    消除频差,下面将详细探讨这个问题。 首先,了解锁相环的原理对于理解频差的存在是很重要的。锁相环相位比较器、低通滤波器、控制电压生成器和振荡
    的头像 发表于 01-31 15:25 732次阅读

    为什么说锁相环相当于一个窄带跟踪滤波器

    锁相环路(PLL)。锁相环是一种控制系统,它可以将一个信号锁定到参考频率上,保持相位一致。它由一个相位检测
    的头像 发表于 01-31 15:24 977次阅读

    环路的跟踪状态和锁定状态的区别?锁相环路锁定状态应满足什么条件?

    环路的跟踪状态是指锁相环锁定后的状态,即环路中的压控振荡(VCO)的输出信号的相位能够自动跟踪
    的头像 发表于 01-30 14:18 940次阅读

    数字锁相环技术原理

    两个信号相位同步、频率自动跟踪的功能。数字锁相环不仅具有可靠性好、精度高、环路带宽和中心频率编程可调等优点,还解决了模拟锁相环的直流零点漂移
    的头像 发表于 01-02 17:20 1859次阅读
    数字<b class='flag-5'>锁相环</b>技术原理

    锁相环路中低通滤波器的作用有哪些?

    锁相环(PLL)中,低通滤波器通常用于滤除锁相环环路中的高频噪声,并平滑锁相环的控制信号。
    的头像 发表于 12-22 18:15 1023次阅读

    AD9779内部锁相环无法锁定怎么解决?

    10110111,reg10配置为11100000。锁定指示一直不能拉高,锁相环无法锁定,芯片不工作。检查了参考时钟,共模电压为400mv,vpp为900mv,时钟质量没有问题。
    发表于 12-04 08:29