0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

抖动对系统性能的影响

电子设计 来源:网友电子设计发布 作者:网友电子设计发布 2021-11-23 17:45 次阅读

如果您在通信行业工作,那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能,而且还可在高速数字系统中产生误码。凭直觉判断,给时钟增加噪声会增大系统其它部分的噪声。因此我总是试图通过选择可带来最小附加抖动的组件来最大限度地降低总体抖动。顾名思义,附加抖动就是由位于时钟源(例如合成器或振荡器)与被计时器件之间的组件所增加的噪声。该附加噪声可增大时钟的不确定性,导致抖动增加。

在实际系统中,一个时钟源要驱动多个器件,因此可使用时钟缓冲器(通常称为扇出缓冲器)来复制信号源,提供更高的激励电平。

LMK00304 扇出缓冲器就是一个很好的例子。时钟缓冲器产生的附加抖动主要影响时钟的宽频带噪声。它可使用图 2 中所示的方根公式进行计算。

附加抖动的计算方法是:使用信号源 (J1) 测量出总体综合抖动,然后加入缓冲器并在输出端进行相同的测量。不过要小心一点,……如果您使用传统信号发生器,那么时钟的噪声等级可能会误导您,让您以为所产生的附加噪声微不足道。

良好的测量技术可确保测量所使用信号源的噪声远远小于被测量器件。例如,使用一个由 Agilent E5052 信号源分析器和 Wenzel 100 MHz 振荡器(具有信号调节)组成的测试装置,我们将测量到大约 46fs 的综合抖动。而在时钟后面布置一个缓冲器并进行相同的测量,则可得到大约 102fs 的总体综合抖动。使用以下公式计算附加抖动:

pYYBAGGKa3qAHJDEAAAQp4CjgEU769.jpg

我们的测试装置得到了大约 91fs 的附加抖动。如果我们将时钟源改为高质量信号发生器等可能将要装在您工作台上的组件,信号源抖动将升高至 150fs 左右。这就越来越有意思了,……而且也不那么显眼。如果现在我们将相同的缓冲器放在该噪声源的后面并再次测量总体综合抖动,得到的结果将大体相同,会让我们认为附加抖动可以忽略。

因此,您在比较不同厂商时钟缓冲器的产品说明书时,务必要查看参数说明(或者给应用工程师打个电话),了解抖动如何测量。如果时钟源的噪声相对于被测量器件而言比较高,那么抖动数字可能会有误导性。您在自己进行测量时也要牢记这一点,否则您可能会发现寻找附加抖动的地方完全不对!

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟缓冲器
    +关注

    关注

    2

    文章

    92

    浏览量

    50831
  • 模拟
    +关注

    关注

    7

    文章

    1420

    浏览量

    83895
  • 测量
    +关注

    关注

    10

    文章

    4765

    浏览量

    111116
收藏 人收藏

    评论

    相关推荐

    抖动定义和测量

    引言:时钟抖动(jitter)是现代通信和数字系统中至关重要的性能指标之一,对数据传输速率和系统同步起着关键作用。本文将深入探讨时钟抖动的定
    的头像 发表于 10-21 16:15 190次阅读
    <b class='flag-5'>抖动</b>定义和测量

    PLL抖动对GSPS ADC SNR及性能优化的影响

    电子发烧友网站提供《PLL抖动对GSPS ADC SNR及性能优化的影响.pdf》资料免费下载
    发表于 09-20 11:11 0次下载
    PLL<b class='flag-5'>抖动</b>对GSPS ADC SNR及<b class='flag-5'>性能</b>优化的影响

    CDR电路设计与抖动管理

    在高速串行通信系统中,CDR(时钟数据恢复)技术是实现数据传输的关键技术之一。然而,CDR电路的设计面临着一个重要的挑战——抖动抖动现象指的是数据信号在实际传输过程中的位置相对于理想位置的偏离
    的头像 发表于 09-10 10:42 310次阅读

    晶振的抖动会带来哪些影响

    晶振的抖动是时钟信号稳定性和准确性的重要影响因素,它可能由多种因素引起,如温度变化、电磁干扰、电源噪声、器件老化等。晶振的抖动不仅会影响系统的时序性能,还可能对数据传输、信号处理和
    的头像 发表于 08-19 18:02 466次阅读

    FPGA如何消除时钟抖动

    在FPGA(现场可编程门阵列)设计中,消除时钟抖动是一个关键任务,因为时钟抖动会直接影响系统的时序性能、稳定性和可靠性。以下将详细阐述FPGA中消除时钟
    的头像 发表于 08-19 17:58 1004次阅读

    简述时钟抖动的产生原因

    时钟抖动(Clock Jitter)是时钟信号领域中的一个重要概念,它指的是时钟信号时间与理想事件时间的偏差。这种偏差不仅影响数字电路的时序性能,还可能对系统的稳定性和可靠性造成不利影响。以下是对时钟
    的头像 发表于 08-19 17:58 1478次阅读

    三菱PLC扫描周期对控制系统性能的影响

    同样具有不可忽视的作用。本文将从扫描周期的定义、影响因素、对控制系统性能的具体影响以及优化方法等方面进行详细阐述,以期为读者提供深入的理解和认识。
    的头像 发表于 06-18 10:02 1198次阅读

    FSWP相位噪声分析仪测试时钟抖动测量方案

    随着数据传输速率的不断提升,时钟信号的抖动分析变得越来越重要。在Gb/s范围,任何一个小的抖动都会对系统性能造成显著影响。
    的头像 发表于 05-15 16:09 787次阅读

    了解并尽量减少抖动对高速链路的影响

    ,通常低于 100 飞秒 (fs),以保持系统性能。这些时钟还必须长期保持低抖动规格,且不受温度和电压的影响。 某些抖动是由信号路径噪声和失真引起的,使用重复时钟和重定时技术可以在一定程度上减少
    的头像 发表于 02-13 17:47 1046次阅读
    了解并尽量减少<b class='flag-5'>抖动</b>对高速链路的影响

    相位抖动是从哪来的?通信中有哪些抖动

    抖动是相位抖动的主要原因之一。在通信系统中,时钟扮演着非常重要的角色,它确定了信号的采样时间和传输速率。然而,由于各种原因,包括晶体振荡器的温度变化、电力供应的不稳定、电磁干扰等,时钟信号会产生偏移和
    的头像 发表于 01-25 15:29 1068次阅读

    示波器测量之抖动的四个维度

    ,包括时钟抖动、噪声抖动、跳变抖动和漂移抖动。 时钟抖动是指时钟信号在频率和相位上的变化。时钟信号是大多数电子
    的头像 发表于 01-19 15:01 790次阅读

    Flyover电缆系统性能分析

    Samtec的Flyover电缆系统旨在将信号从印刷电路板上取下,以改善信号完整性、提高设计灵活性并优化散热性能
    的头像 发表于 01-17 10:23 429次阅读
    Flyover电缆<b class='flag-5'>系统性能</b>分析

    了解抖动对高速链路的影响并将其降至最低

    秒 (fs))以保持系统性能。尽管温度和电压会发生变化,但它们还必须随着时间的推移保持其低抖动规格。 一些抖动是由信号路径噪声和失真引起的,使用时钟恢复和重定时技术可以在一定程度上减少抖动
    的头像 发表于 01-01 13:55 707次阅读
    了解<b class='flag-5'>抖动</b>对高速链路的影响并将其降至最低

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    时钟<b class='flag-5'>抖动</b>对ADC<b class='flag-5'>性能</b>有什么影响

    噪声如何影响高速信号链的总动态系统性能

    电子发烧友网站提供《噪声如何影响高速信号链的总动态系统性能.pdf》资料免费下载
    发表于 11-27 11:59 1次下载
    噪声如何影响高速信号链的总动态<b class='flag-5'>系统性能</b>