使用高精度10-MHz参考驱动任何电子时钟-电子发烧友网

大多数电子时钟，无论是模拟的还是数字的，都使用基于 32.768 kHz 晶体的晶体振荡器 (XO) 作为参考。事实上，它与许多微控制器系统通常用作实时时钟的晶体相同。这些晶体的典型年稳定性为 ±3ppm [1]。

虽然这对于大多数应用程序来说已经足够了，但对于从事需要更高稳定性的应用程序的设计人员来说，这太不精确了。这些所谓的“时间坚果”[2] 必须依赖高精度的时间源，例如恒温晶体振荡器 (OCXO) [3]，其年稳定性为 ±2*10 -8，或铯标准 [ 4] 具有更高的典型稳定性 ±3*10 -12。

不幸的是，将现有应用从基本晶体时钟升级到高稳定性频率参考并不是一项简单的任务。这是因为这些高精度源在标准 10 MHz 下运行，这不是标准 XO 32.768 kHz 工作频率的整数因子。

一种解决方案是时钟发生器 IC，如 SI5351。它包含一个锁相环，可将输入频率倍增至 600 至 900 MHz，然后将其分频以生成输出频率。这过于复杂，并且可能会降低具有不需要的相位噪声的源。此处提出的替代解决方案基于分数除法。

理论

XO 驱动的电子时钟使用 15 个连续的 2 分频计数器将其 32.768 kHz 参考频率分频为 1 Hz；2 15 = 32768。假设一秒内有 32,768 个脉冲，这些脉冲何时以及如何发生并不重要，因为分频器链将平滑任何脉冲位置或占空比的不规则性。

用您独特的设计让工程界惊叹： 设计理念提交指南

对输入 10 MHz 时钟进行门控以仅允许前 32,768 个脉冲通过的有限状态机可以实现此目的。然而，这会导致一个高度不规则的时钟，它由 32,768 个脉冲组成，频率为 10 MHz，然后有将近 997 毫秒的间隙。对于期望一致的 32.768 kHz 时钟的系统来说，这可能太不规则了。

相反，分数除法可用于识别 10 MHz 和 32.768 kHz 的公因数，如以下等式所示：

上面的等式显示所需的除法可以通过 6 次除以 2.5 和一次除以 1.25 运算实现。可以使用标准的 5 分频逻辑元件生成 2.5 分频函数，例如 74HC390 双十进制计数器中可用的逻辑元件。74HC390 由两个独立的 2 分频计数器和两个 5 分频计数器组成。除以 5 具有以下真值表（图 1），其中 Q C是最高有效位 (MSB)，Q A是最低有效位 (LSB)：

图 1除以 5 计数器的真值表。

对于每个人五个输入时钟脉冲，Q A脉冲两次，因此它执行不规则的 2.5 分频。如果恰好需要 50% 的占空比，则可以使用更复杂的架构 [5]。除以 1.25 更复杂，但可以使用简单的有限状态机，因为它相当于每五个输入脉冲产生四个输出脉冲。这是通过将输入时钟与五分频元件的 NOT Q C输出进行与运算来实现的。因此真值表是（图 2），其中 ↑ 是上升时钟：

图 2除以 1.25 计数器的真值表，源自除以 5 函数。

执行

完整的分压器原理图如图 3所示。QG1 是一个 10 MHz 晶振模块，如果需要，它可以是一个高稳定性的 OCXO。它为第一个 2.5 分频 IC1A 提供了一个 TTL 兼容时钟。输入 A 是 74HC390 的 2 分频时钟输入。在这种情况下，A 未使用，因此它被连接到低电平，而 QA，其相应的输出则悬空。输入 B 和输出 Q B、Q C和 Q D形成 5 分频，Q B是 LSB 输出。

图 3分频器链示意图。

IC1A 的Q B产生一个 4 MHz 时钟，然后由 IC1B 进一步分频为 1.6 MHz。IC2 和 IC3 使用 2.5 分频级将其进一步分频至 40.96 kHz。来自 74HC00 四路双输入与非门的 IC5C 反转IC4A的 Q D输出。这被馈送到与非门，在那里它与输入时钟进行“与”运算以形成 1.25 分频，从而在其输出（引脚 8）处产生 32.768 kHz 时钟。

为了验证该理论，电路在面包板上进行了原型制作，如图 4所示。