0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在Vivado中怎么定制Strategy

FPGA技术驿站 来源:TeacherGaoFPGAHub 作者:TeacherGaoFPGAHub 2021-12-07 16:17 次阅读

Vivado提供了多种Synthesis策略和Implementation策略,用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时,直接使用这些预定义的策略会很方便快捷。本质上,策略之间的差异是一些选项的不同造成的。以Implementation为例,这些选项包括每个子步骤的directive值。

VivadoImplementation包括7个子步骤:opt_design(设计优化)power_opt_design(布局前功耗优化)place_design(布局)power_opt_design(布局后功耗优化)phys_opt_design(布局后物理优化)route_design(布线)phys_opt_design(布线后物理优化)每个子步骤都有一些共同的选项:tcl.pre、tcl.post、directive和More options,有些选项还有is_enabled。

这些选项不同值的组合就构成了Strategy之间的差异。在此基础上,Vivado还提供了用户定制策略,以满足不同需求。那么,如何生成用户定制的策略呢?我们以Implementation为例说明(同样的方法也适用于Synthesis)。

第一步:打开Vivado工程设置选项Flow Navigator下 -》 Project Manager -》 Settings,会显示如下图所示界面。在Tool Settings下,选中Run Strategies,即图中标记1,同时将Flow切换为Vivado Implementation 2021,即图中标记2。

第二步:创建策略可以直接创建一个新策略,也可以复制一个已有的策略并重新命名,然后再修改相应的选项。上图中点击红色方框即可创建一个新策略,会弹出如下图所示对话。

第三步:设置相应选项在上一步的基础上,Vivado会显示如下界面,这时我们的主要工作区域就是图中红色方框标记的区域。可以在这里设置哪些子步骤是is_enabled,还可以设置子步骤的directive,或者在More Options里添加其他选项。

至此,创建策略的步骤就完成了。创建一个新的Design Run,就可以使用这个新建的Strategy,如下图所示。很多工程师通常是将某个Implementation Run的Strategy设置为预定义策略,然后修改相应的选项。可以看到策略名会被添加一个星号,意味着这个策略的选项被改动。这样做并不利用对比和复用。

编辑:金巧

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Strategy
    +关注

    关注

    0

    文章

    11

    浏览量

    8050
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66482

原文标题:Vivado下如何定制Strategy?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    朗凯威锂电池组定制电动自行车的应用

    随着环保意识的不断提高和科技的飞速发展,电动自行车作为一种绿色便捷的出行方式,越来越受到人们的青睐。而锂电池组定制电动自行车的应用,更是为其性能带来了多方面的显著提升。
    的头像 发表于 12-03 16:40 218次阅读
    朗凯威锂电池组<b class='flag-5'>定制</b><b class='flag-5'>在</b>电动自行车<b class='flag-5'>中</b>的应用

    Xilinx_Vivado_SDK的安装教程

    I Agree,然后点击 Next: 选择 Vivado HL System Edition(一般选择这个设计套件比较完整,它比 Vivado HL Design Edition 多了一个 System Generator for DSP with Mat
    的头像 发表于 11-16 09:53 830次阅读
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安装教程

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? AMD官网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 320次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    使用Vivado通过AXI Quad SPI实现XIP功能

    本博客提供了基于2023.2 Vivado的参考工程,展示如何使用Microblaze 地执行(XIP)程序,并提供一个简单的bootloader。
    的头像 发表于 10-29 14:23 319次阅读
    使用<b class='flag-5'>Vivado</b>通过AXI Quad SPI实现XIP功能

    Vivado使用小技巧

    后的约束之前版本已存在,那么Vivado会给出警告信息,显示这些约束会覆盖之前已有的约束;如果是新增约束,那么就会直接生效。
    的头像 发表于 10-24 15:08 309次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado编辑器乱码问题

    ,但是Vivado里面打开用sublime写的代码之后,经常出现中文乱码,让人很不舒服。究其原因就是一般来说第三方的编辑器是采用utf8的编码方式,而vivado的text editor不是这种方式。
    的头像 发表于 10-15 17:24 727次阅读
    <b class='flag-5'>Vivado</b>编辑器乱码问题

    Vivado 2024.1版本的新特性(2)

    从综合角度看,Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
    的头像 发表于 09-18 10:34 860次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式发布,今天我们就来看看新版本带来了哪些新特性。
    的头像 发表于 09-18 10:30 1310次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    不重新安装Vivado的情况下,是否能够安装线缆驱动器?

    如果 Xilinx USB/Digilent 线缆驱动器安装 Vivado 设计套件时还没有安装,或者 Xilinx USB/Digilent 线缆驱动器被禁用,不全面重新安装 Vivad
    的头像 发表于 05-16 11:21 649次阅读

    Vivado 使用Simulink设计FIR滤波器

    设计的滤波器性能相同。 xilinx新版本的vivado中将simulink的WaveScope删掉了,信号观测方式换为和vivado debug相同的窗口,更为灵活和人性化。
    发表于 04-17 17:29

    深入探索Vivado非工程模式FPGA设计流程

    设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作。
    发表于 04-03 09:36 1008次阅读
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA设计流程

    vivado2017找不到ZCU102对应的板卡,求解决和分享,应该如何解决

    vivado2017找不到ZCU102对应的板卡,求解决和分享,应该如何解决
    发表于 02-29 17:31

    使用P4和Vivado工具简化数据包处理设计

    电子发烧友网站提供《使用P4和Vivado工具简化数据包处理设计.pdf》资料免费下载
    发表于 01-26 17:49 0次下载
    使用P4和<b class='flag-5'>Vivado</b>工具简化数据包处理设计

    如何禁止vivado自动生成 bufg

    Vivado禁止自动生成BUFG(Buffered Clock Gate)可以通过以下步骤实现。 首先,让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器,用于缓冲输入时钟信号,使其更稳
    的头像 发表于 01-05 14:31 2168次阅读

    Vivado时序问题分析

    有些时候写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2124次阅读