Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错，比如：
报的错误是dac_spi_i0/bit_cnt[4]_i_4的这个LUT有个输入悬空了，这个工程的逻辑比较简单，例化的嵌套也比较少，因此在schematic一层层找也很容易可以找到，但如果工程比较复杂，在很内部的一个LUT的输入悬空了，找起来就很费劲了。
笔者碰到的问题是在vivado的axi-interconnect ip中报了这个错误，而且是ip内部套了好几层的地方，如果再一层层往下找就比较麻烦了，不过vivado提供了tcl指令可以帮我们快速找到这个LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就会快速定位到schematic中的位置：
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
指令
+关注
关注
1文章
607浏览量
35691 -
逻辑
+关注
关注
2文章
833浏览量
29462 -
Vivado
+关注
关注
19文章
812浏览量
66458
发布评论请先 登录
相关推荐
Vivado使用小技巧
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
TPA3118D2EVM Schematic中输出电感可用FB1812(贴片磁珠），贴片磁珠的参数规格型号和怎样选？
TPA3118D2EVM Schematic中输出电感可用FB1812(贴片磁珠），贴片磁珠的参数规格型号和怎样选
请高手或TI工程师帮忙指教
发表于 10-18 06:17
Vivado 2024.1版本的新特性(2)
从综合角度看，Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
Vivado 使用Simulink设计FIR滤波器
。
使用vivado的System Generator可以在simulink下快速的通过matlab的强大设计功能设计滤波器。这里使用fdatool设计了一个15阶的FIR滤波器。
软件环境
发表于 04-17 17:29
基于FPGA加速的bird-oid object算法实现
Bird-oid object 简称Boids模型，是美国的一个图形计算机科学家Craig Reynolds在 1986 年开发出来的。
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？ 在PCB设计和制作过程中，找到地线（GND）是非常关键的步骤。GND是电子电路中一个非常重要的参考面，它提
如何禁止vivado自动生成 bufg
在Vivado中禁止自动生成BUFG（Buffered Clock Gate）可以通过以下步骤实现。 首先，让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器，用于缓冲输入时钟信号，使其更稳
VIVADO安装问题解决
vivado出现安装问题刚开始还以为是安装路径包含中文空格了，重装的注意了一下，发现还是这个问题。。。。后来又一顿操作猛如虎，终于发现了问题。出这个问题的原因是vivado压缩包解压的路径包含中文了把解压文件放到不含中文的地方，再重新安装，安装路径也不能含中文。然后。。。
发表于 12-22 10:56
•0次下载
串联谐振怎么使用才能快速找到谐振点
串联谐振怎么使用才能快速找到谐振点 串联谐振是指通过串联电路中的电感和电容来实现谐振的现象。谐振是一个非常重要的电路现象，在无线电通信领域、音频信号处理领域等都有广泛的应用。在设计和调整串联谐振
工商网监
评论