0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis下Zynq硬件平台的测试

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-16 16:21 次阅读

在Zynq开发时,在Vivado中新建Zynq硬件平台,加入DMA、AXI接口模块,在进行构建软件系统之前,通常需要对硬件平台进行验证,检测模块新建过程中是否存在问题。下面对这一过程进行简单介绍。

导出硬件平台
在完成硬件平台搭建后,File-> Export->Export Hardware,选择Fixed,include bitstream,导出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打开Vitis,Tool->Launch Vitis IDE,在Workspace中输入Vitis工作目录。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

点击Create Application Project,选择Create a new platform from hardware(XSA),选择之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,Finish。

编写裸机软件代码
建立好工程后,在src中加入软件代码,点击Import Sources,选择编写好的代码。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

编译代码,Build Project。

Vivado和Vitis联合调试
使用Vivado和Vitis联合调试分为以下步骤:

  • 在vitis中运行调试程序
  • 在vivado中下载程序,设置ila触发条件
  • 在vitis中单步运行程序
  • 在vivado中查看ila输出结果,在vitis中查看调试结果

在vitis中运行调试程序

右击工程文件,Debug as->1,进入调试界面

在vivado中下载程序

同时下载.bit和ltx文件,下载后遇到如下问题:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中运行一下软件代码,然后refresh device可以解决。原因也很好理解,ila时钟使用PS输出,PS先运行后才能输出时钟。

在vitis中单步运行程序

在Window中点击Memory,输入要查看数据在内存中的地址,在Memory中查看数据。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

单步运行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重复上述过程,完成代码调试。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Zynq
    +关注

    关注

    9

    文章

    608

    浏览量

    47122
  • Vitis
    +关注

    关注

    0

    文章

    145

    浏览量

    7401
收藏 人收藏

    评论

    相关推荐

    正点原子ZYNQ7015开发板!ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2,性能强悍,资料丰富!

    提供了丰富的开发文档和软件资源,涉及FPGA开发、Vitis裸机开发、Linux系统开发和PCle开发! 一、重磅新品!正点原子FPGA新品ZYNQ7015开发板&核心板 二
    发表于 09-14 10:12

    [XILINX] 正点原子ZYNQ7035/7045/7100开发板发布、ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2!

    丰富的开发文档和软件资源,涉及FPGA开发、Vitis裸机开发、Linux系统开发和PCIe开发等教学领域,助力开发者轻松上手! 一、重磅新品!正点原子FPGA新品ZYNQ7035/7045/7100
    发表于 09-02 17:18

    如何使用AP525测试泰凌硬件的音频指标(二)— AP525测试平台介绍

    本章节将以AP525为例,介绍仪器硬件接口及AP测试软件界面及常规的序列测试操作流程,熟悉本章节后将以泰凌TLSR9518A EVB作为DUT测试不同模式
    发表于 06-26 09:32 819次阅读
    如何使用AP525<b class='flag-5'>测试</b>泰凌<b class='flag-5'>硬件</b>的音频指标(二)— AP525<b class='flag-5'>测试</b><b class='flag-5'>平台</b>介绍

    一个更适合工程师和研究僧的FPGA提升课程

    ; ● 面向硬件开发者的Zynq UltraScale+MPSoC; ● Zynq UltraScale+ MPSoC系统架构设计; ● PetaLinux嵌入式系统设计; ● 嵌入式
    发表于 06-05 10:09

    AMD Vitis™设计工具中的Libraries新功能介绍

    AMD Vitis™ 2023.2 设计工具是 Vitis 设计工具变化较大的一个版本,设计流程和界面都发生了变化。
    的头像 发表于 05-29 09:50 530次阅读
    AMD <b class='flag-5'>Vitis</b>™设计工具中的Libraries新功能介绍

    在Windows 10上创建并运行AMD Vitis™视觉库示例

    本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。如果您使用的是旧版 AMD Vitis
    的头像 发表于 05-08 14:02 669次阅读
    在Windows 10上创建并运行AMD <b class='flag-5'>Vitis</b>™视觉库示例

    硬件平台介绍及使用(SC171开发套件V2)

    .pdf 硬件 开发板使用指南 *附件:Fibocom_EVB-SOC-U-开发板使用指南_V1.1_20240229.pdf 硬件 Aidlux串口功能测试 *附件:Aid
    发表于 04-09 15:34

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    2023.2的classic Vitis IDE工程的方法是编译好vivado工程后重新导出硬件.xsa 基于导出的硬件重新生成平台工程和应用工程。 工程编译好后单击
    发表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已经更新到2023.2了,新版本相较于旧版本更新了嵌入式平台,新版平台增加了Versal™ AI 引擎 DSP 设计的增强功能,全新的独立 Vitis 嵌入式软件,最新
    发表于 03-24 16:15

    Vitis2023.2全新GUI的功能特性介绍

    Vitis2023.2之前就安装过了,vivado 2023.2相比于2023.1区别不明显,但嵌入式平台vitis2023.2的变化很大,有种vscode的既视感,更符合软件开发人员的习惯。
    的头像 发表于 01-05 09:42 1258次阅读
    <b class='flag-5'>Vitis</b>2023.2全新GUI的功能特性介绍

    Vitis AI用户指南

    电子发烧友网站提供《Vitis AI用户指南.pdf》资料免费下载
    发表于 01-03 10:51 1次下载
    <b class='flag-5'>Vitis</b> AI用户指南

    基于Zynq FPGA对雷龙SD NAND的测试

    文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、
    的头像 发表于 12-22 17:45 510次阅读
    基于<b class='flag-5'>Zynq</b> FPGA对雷龙SD NAND的<b class='flag-5'>测试</b>

    基于Zynq FPGA对雷龙SD NAND的测试

    文章目录 一、SD NAND特征 1.1 SD卡简介 1.2 SD卡Block图 二、SD卡样片 三、Zynq测试平台搭建 3.1 测试流程 3.2 SOC搭建 四、软件搭建 五、
    发表于 12-22 17:43

    Vitis 统一软件平台文档

    AMD Vitis 软件平台是一款开发环境,主要用于开发包括 FPGA 架构、Arm 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado ML 设计套件相结合,可为
    的头像 发表于 12-20 10:00 495次阅读
    <b class='flag-5'>Vitis</b> 统一软件<b class='flag-5'>平台</b>文档

    使用 PCIE 更新 AMD ZYNQ™ 的 QSPI Flash 参考设计

    的 QSPI 控制器,用来更新 Flash 的启动分区。 软件方面,移植了 Embedded SW 的相关驱动代码至 xdma 平台,并提供了一个简单的上位机测试程序,用来烧写启动镜像至 Flash 分区
    发表于 11-30 18:49