电子发烧友网报道(文/李诚)2月22日,有国外媒体在网上披露了高通正处于开发阶段的两款可穿戴处理器芯片相关信息。据悉,这两款芯片将会被命名为Snapdragon Wear 5100和5100+。
图源:高通
目前该系列处理器芯片已经采用5nm工艺进行试生产,报道中明确地指出,该系列芯片到收尾阶段将会以4nm工艺呈现,预计将会交由三星代工。与前代产品Wear 4100的12nm工艺相比,Wear 5100系列在生产工艺方面有着显著的提升,芯片的性能和功耗有望得到新的突破。并且这两款芯片将同时支持Android和Wear OS两个操作系统。
Wear 5100系列芯片均采用了4颗基于ARM架构的Cortex-A53内核,峰值频率可达1.7GHz的CPU,与前代产品Wear 4100使用的处理器内核一致。不过在图形处理能力方面,Wear 5100系列采用了1颗峰值频率可达700MHz的Adreno 702 GPU,与Wear 4100的320MHz Adreno 504相比,这将会是高通在可穿戴处理器芯片图形处理方面迈出的一大步。并且该系列芯片
并没有保留延用了两代产品的LPDDR3内存技术,而是采用了读写速率更快的LPDDR4X RAM和eMMC 5.1闪存,其中LPDDR4X RAM最高支持4Gb内存扩展,内存将会以堆叠的形式集成在芯片上。
由于该系列芯片是面向可穿戴设备应用开发的处理器芯片,为满足在智能手表的应用中,视频录像或图片拍摄的功能需求,高通在这两款芯片中内置了一个集成式的ISP,该ISP最高支持两个图像传感器的信号输入,每个图像传感器的最大分辨率为1300万和1600万像素。在启用单摄像头的情况下支持1080P的视频录制,在双摄像头同时启用的情况下,支持最高分辨率为720P每秒30帧的视频录制。
以上是Wear 5100与Wear 5100+的相同之处,不同之处在于二者所采用的封装工艺。Wear 5100采用的是模塑激光封装(MLP),SoC和PMIC分别位于载体材料上,而Wear 5100+采用的是模塑嵌入式封装(MEP),将SoC与PMIC集成在同一封装内,设计更为紧凑。
并且Wear 5100+继续沿用了主SoC+协处理器的系统架构,协处理器采用的是此前发布的QCC5100,其具有蓝牙和Wi-Fi连接功能,可在单芯片运行情况下进行数据的处理。该处理器采用的是22nm的生产工艺,以及基于ARM的Cortex-M55超低功耗内核。
在该设计架构中,协处理器将会保持着始终在线的状态,当主处理器处于工作状态时,协处理器可以辅助完成一些轻量级的数据处理,当主处理器处于深度睡眠模式时,QCC5100将会保持蓝牙与WiFi的稳定连接,实现在非交互的状态下保证信息的实时更新。同时协处理器还具备独立的GPU和屏幕驱动功能,即使主处理器在深度睡眠状态下依旧能实现屏幕唤醒的操作。基于QCC5100内置的ARM Ethos机器学习内核,可以做到无需主处理机即可实现睡眠关注和全天候心率监测等功能,并降低电池电量的消耗。
总的来说,Wear 5100+的“+”就是采用的封装工艺不同,同时还多了一个协处理器增强芯片的整体性能,能够实现更低功耗的数据传输功能,以及延长设备的续航能力和电池使用寿命。
在芯片设计方面,Wear 5100系列沿用了很多历代产品的设计架构,并且历代产品的推出时间间隔也大多为两年,尽管可穿戴设备芯片并不像手机SoC迭代节奏那么快,但也是时候要更新了。据爆料称,Wear 5100系列有望在今年推出市场,但具体时间尚未确定,毕竟该系列芯片目前还处于研发阶段。
结语
通过各项参数与历代产品对比发现,高通新一代的可穿戴处理器在性能和功耗方面均有不小的提升,尤其是采用了4nm的生产工艺和超低功耗的协处理器内核,这可能将会是高通在可穿戴处理器方面对电池最为友好的一款产品了,也符合了可穿戴芯片低功耗的发展需求。毕竟作为一个产业链上游的芯片设计厂商,为延长可穿戴设备的电池续航能力,无法控制终端设备的电池容量,那就只能从降低芯片功耗入手了。
图源:高通
目前该系列处理器芯片已经采用5nm工艺进行试生产,报道中明确地指出,该系列芯片到收尾阶段将会以4nm工艺呈现,预计将会交由三星代工。与前代产品Wear 4100的12nm工艺相比,Wear 5100系列在生产工艺方面有着显著的提升,芯片的性能和功耗有望得到新的突破。并且这两款芯片将同时支持Android和Wear OS两个操作系统。
Wear 5100系列芯片均采用了4颗基于ARM架构的Cortex-A53内核,峰值频率可达1.7GHz的CPU,与前代产品Wear 4100使用的处理器内核一致。不过在图形处理能力方面,Wear 5100系列采用了1颗峰值频率可达700MHz的Adreno 702 GPU,与Wear 4100的320MHz Adreno 504相比,这将会是高通在可穿戴处理器芯片图形处理方面迈出的一大步。并且该系列芯片
并没有保留延用了两代产品的LPDDR3内存技术,而是采用了读写速率更快的LPDDR4X RAM和eMMC 5.1闪存,其中LPDDR4X RAM最高支持4Gb内存扩展,内存将会以堆叠的形式集成在芯片上。
由于该系列芯片是面向可穿戴设备应用开发的处理器芯片,为满足在智能手表的应用中,视频录像或图片拍摄的功能需求,高通在这两款芯片中内置了一个集成式的ISP,该ISP最高支持两个图像传感器的信号输入,每个图像传感器的最大分辨率为1300万和1600万像素。在启用单摄像头的情况下支持1080P的视频录制,在双摄像头同时启用的情况下,支持最高分辨率为720P每秒30帧的视频录制。
以上是Wear 5100与Wear 5100+的相同之处,不同之处在于二者所采用的封装工艺。Wear 5100采用的是模塑激光封装(MLP),SoC和PMIC分别位于载体材料上,而Wear 5100+采用的是模塑嵌入式封装(MEP),将SoC与PMIC集成在同一封装内,设计更为紧凑。
并且Wear 5100+继续沿用了主SoC+协处理器的系统架构,协处理器采用的是此前发布的QCC5100,其具有蓝牙和Wi-Fi连接功能,可在单芯片运行情况下进行数据的处理。该处理器采用的是22nm的生产工艺,以及基于ARM的Cortex-M55超低功耗内核。
在该设计架构中,协处理器将会保持着始终在线的状态,当主处理器处于工作状态时,协处理器可以辅助完成一些轻量级的数据处理,当主处理器处于深度睡眠模式时,QCC5100将会保持蓝牙与WiFi的稳定连接,实现在非交互的状态下保证信息的实时更新。同时协处理器还具备独立的GPU和屏幕驱动功能,即使主处理器在深度睡眠状态下依旧能实现屏幕唤醒的操作。基于QCC5100内置的ARM Ethos机器学习内核,可以做到无需主处理机即可实现睡眠关注和全天候心率监测等功能,并降低电池电量的消耗。
总的来说,Wear 5100+的“+”就是采用的封装工艺不同,同时还多了一个协处理器增强芯片的整体性能,能够实现更低功耗的数据传输功能,以及延长设备的续航能力和电池使用寿命。
在芯片设计方面,Wear 5100系列沿用了很多历代产品的设计架构,并且历代产品的推出时间间隔也大多为两年,尽管可穿戴设备芯片并不像手机SoC迭代节奏那么快,但也是时候要更新了。据爆料称,Wear 5100系列有望在今年推出市场,但具体时间尚未确定,毕竟该系列芯片目前还处于研发阶段。
结语
通过各项参数与历代产品对比发现,高通新一代的可穿戴处理器在性能和功耗方面均有不小的提升,尤其是采用了4nm的生产工艺和超低功耗的协处理器内核,这可能将会是高通在可穿戴处理器方面对电池最为友好的一款产品了,也符合了可穿戴芯片低功耗的发展需求。毕竟作为一个产业链上游的芯片设计厂商,为延长可穿戴设备的电池续航能力,无法控制终端设备的电池容量,那就只能从降低芯片功耗入手了。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
处理器
+关注
关注
68文章
19077浏览量
228723 -
高通
+关注
关注
76文章
7385浏览量
190187 -
可穿戴设备
+关注
关注
55文章
3799浏览量
166771
发布评论请先 登录
相关推荐
请教PCM5100A输出失真问题
现在怀疑:1、5100A的输出失真就是那么高;2是MCU的bin文件解码能力有问题
请问有什么办法可以排除5100A的问题?
下图分别是调用Flash的输出失真,信号发生器输出失真,以及PCM
发表于 10-09 09:11
台积电美国工厂4nm试产成功
近日,全球领先的半导体制造商台积电传来振奋人心的消息,其位于美国亚利桑那州的首座晶圆厂成功完成了4nm(N4)工艺的首次试产,标志着这一耗资巨大、历经波折的项目迈出了关键性的一步。据外媒报道,此次
高通骁龙6 Gen 3处理器发布
高通公司近日正式推出了骁龙6 Gen 3处理器,这款芯片采用先进的三星4nm工艺打造,代号为SM6475-AB,标志着中端处理器市场的新一轮性能革新。
今日看点丨小米造芯曝料:骁龙 8 Gen 1 级别性能;比亚迪方程豹与华为智驾合作
,小米将在2025年上半年推出定制手机SoC芯片解决方案,据说该芯片的性能与高通骁龙8 Gen1相当,同时采用台积电4nm“N4P”工艺。 爆料人士@heyitsyogesh 没有
发表于 08-28 11:42
•695次阅读
4nm!小米 SoC芯片曝光!
SoC芯片解决方案,据说该芯片的性能与高通骁龙8 Gen1相当,同时采用台积电4nm“N4P”工艺。 爆料人士@heyitsyogesh 没有提供该定制芯片的名称,但他提到了小米内部S
概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证
概伦电子(股票代码:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm工艺技术认证,满足双方共同客户对高精度、大容量和高性能的高端电路仿真需求。
联发科将发布4nm工艺天玑9300+芯片
4nm工艺打造,采用四颗超大核+四颗大核组合架构。天玑9300 Plus处理器作为天玑9300的升级加强版,在配置和性能上均有了显著提升。采用了高性能的Cortex-X4超大核设计,主频高达3.4GHz,无论是单线程还是多线程性
三星电子:加快2nm和3D半导体技术发展,共享技术信息与未来展望
在技术研发领域,三星电子的3nm与2nm工艺取得显著进步,预计本季度内完成2nm设计基础设施的开发;此外,4nm
台积电升级4nm N4C工艺,优化能效与降低成本
在近日举办的 2024 年北美技术研讨会上,业务发展副总裁张凯文发表讲话称:“尽管我们的 5nm 和 4nm 工艺尚未完全成熟,但从 N5 到 N4 的光学微缩密度已提升
三星电子澄清:3nm芯片并非更名2nm,下半年将量产
李时荣声称,“客户对代工企业的产品竞争力与稳定供应有严格要求,而4nm工艺已步入成熟良率阶段。我们正积极筹备后半年第二代3nm工艺及明年2nm
台积电第二代3nm工艺产能颇受客户欢迎,预计今年月产量达10万片
据悉,台积电自2022年12月份起开始量产3nm工艺,然而由于成本考量,第一代3纳米工艺仅由苹果使用。其他如联发科、高通等公司则选择了4nm
韩华VisioNexT将采用三星4nm生产AI芯片
韩华集团下属的ic设计企业vision ext正在对通过智能型闭路电视收集的影像、动影像进行分析的视角ai半导体进行投资。此前,三星4nm工程主要用于高性能计算(hpc)和自主行驶车等方面。商务公司的目标是通过与三星的合作,在4纳米范围内首次引进视觉ai半导体。
三星突破4nm制程良率瓶颈,台积电该有危机感了
三星已将4nm制程良率提升到了70%左右,并重点在汽车芯片方面寻求突破。特斯拉已经将其新一代FSD芯片交由三星生产,该芯片将用于特斯拉计划于3年后量产的Hardware 5(HW 5.0)计算机。
评论