易灵思Programmer工具的配置模式过程分析
易灵思Trion FPGA的配置模块主要由CBUS[2:0]、SS_N和TEST_N几个信号控制。FPGA进入用户模式前不要对这几个信号进行翻转。
目前易灵思的Programmer工具只支持PS x1模式，x2及更高位宽需要通过外部微处理器，如MCU来操作。
为了保证配置成功，微处理器在发送完最一个配置数据之后，在Trion最好再连续发送100个时钟。实际上也确实有客户因为没有拉时钟而启动不了的情况。
目前测试PS x4模式。时钟为30MHz，tCRESET_N拉低790ns,tDMIN为2us,数据配置完成后又继续发送时钟100个以上。可以启动。用时104ms
另外要提下数据顺序问题，实际在发送过程是依次发送的。
整体配置过程波形如下，SS_N有时会有很多毛刺，时钟之间也会有一些持续拉高的地址，但都不影响。
审核编辑：gt
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21665浏览量
601761 -
易灵思
+关注
关注
5文章
45浏览量
4852
原文标题：易灵思FPGA PS配置模式
文章出处：【微信号：gh_ea2445df5d2a，微信公众号：FPGA及视频处理】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
易灵思（Elitestek）FPGA编程器功能特点及驱动安装方法
1 产品简介 EFINIX FPGA JTAG下载器是针对易灵思FPGA的编程、调试线缆，能够兼容易灵思开发软件Efinity
发表于 03-09 09:25
•2547次阅读
易灵思推Trion Titanium FPGA，采用 “Quantum™ 计算架构”
Trion Titanium FPGA 是基于16纳米工艺节点，并采用易灵思的 “Quantum™ 计算架构”。
发表于 07-20 17:01
•1350次阅读
易灵思JTAG写入Flash工程的创建过程和烧写操作
易灵思在通过JTAG写入Flash时，需要手动创建一个打通JTAG到Flash的bridge,这里我们来介绍下工程创建过程和烧写操作。
易灵思MIPI CSI自环调试步骤
最近在帮助客户分析MIPI的问题，所以有此总结。第一次使用MIPI的人可能不知道怎么在易灵思平台上下手，今天我们来分享下MIPI的调试过程。
易灵思IDE更新ROM可以不用全编译了
之前有人问题易灵思的BRAM是否可以修改ROM的初始化参数，像xilinx一样不需要编译，也有人问RISC 修改了bootloader有没有办法不用重新编译，在之前确实不行。不过易
易灵思FPGA软件更新的节奏，也许能磨出一个好产品
一个好的产品，必须不断地改进，不断地否定自己，不断地革命，不断地优化自己，才能做到最好。以国产易灵思的FPGA工具链：Efinity为例，Elitestek（
易灵思RAM使用--Update3
易灵思RAM在使用时可以会遇到一些问题，这里把常用的问题总结下。 1、ram初始化文件路径是工程路径 在对ram进行初始化时需要指定文件路径，这里要注意'/'的方向。 （1）如果文件放在工程目录
易灵思Trion FPGA PS配置模式--update(6)
文件。注意修改Bitstream生成模式时，不需要进行工程的全编译，只需运行最后一步数据流生成即可。 PS配置启动过程 这里以X1模式为例，PS的配
工商网监
评论