0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

晶体管很容易坏掉吗

FPGA开源工作室 来源:OpenIC 作者:OpenIC 2022-03-16 13:46 次阅读

在计算机的一生中,CPU坏的概率极小。正常使用的情况下,就算其他主要的电脑配件都坏了,CPU都不会坏。

CPU出现损坏的情况,多数都是外界原因。最主要的就是长期在超频下工作,且散热性差,引起电子热迁移导致的损坏。

现在的个人电脑的更新换代基本不是由于CPU损坏才换的,主要是因为软件不断的升级、越来越大,造作系统的垃圾越来越多导致卡顿,让你无法忍受,才换电脑的。

CPU在出厂之前,是经过非常严格的测试的,甚至在设计之初,就要考虑测试的问题。可以从pre-silicon、post-silicon和硅的物理性质等方面来解释这个问题。

1、CPU被做成产品之前被检出缺陷

这一个阶段也就是芯片tape out之后,应用到系统或者产品之前。

事实上,在现在的芯片设计中,在设计之初就已经为芯片的制造,测试,以及良率做考虑了。保证这一步能检测出芯片的缺陷,主要是DFT+ATE来保证。当然也有一些公司会做DFD和DFM

DFT = Design For Test

DFD = Design For Debug

DFM = Design for Manufacture

DFT指的是在芯片的设计阶段即插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件电路,通过这部分逻辑,生成测试向量,使测试大规模芯片变得容易的同时,尽量减少时间以节约成本。

DFT--可测性设计,按流程划分,依然属于设计阶段(pre-silicon),只不过是为测试服务的。

而ATE(Auto Test Equipment )则是在流片之后,也就是post-silicon阶段。

ATE测试就是为了检查制造缺陷过程中的缺陷。芯片测试分两个阶段,一个是CP(Chip Probing)测试,也就是晶圆(Wafer)测试。另外一个是FT(Final Test)测试,也就是把芯片封装好再进行的测试。

CP测试的目的就是在封装前就把坏的芯片筛选出来,以节省封装的成本。同时可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。现在对于一般的wafer成熟工艺,很多公司多把CP给省了,以减少CP测试成本。具体做不做CP测试,就是封装成本和CP测试成本综合考量的结果。

一片晶圆越靠近边缘,die(一个小方格,也就是一个未封装的芯片)出问题的概率越大。测出坏的芯片根据不同坏的情况不同,也会分bin,最终用作不同的用途。

所以在芯片被做成成品之前,每一片芯片都是经过量产测试才发货给客户的。

2、做成成品出厂以后,在使用过程中坏掉了

就单个晶体管来看,在正常使用过程中,真的那么容易坏掉吗?其实不然。

硅由于物理性质稳定,禁带宽度高(1.12ev),而且用作芯片的硅是单晶硅,也很难发生化学反应,在非外力因素下,晶体管出问题的概率几乎为零。

即使如此,芯片在出场前,还要经过一项测试,叫“老化测试”,是在高/低温的炉里经过 135/25/-45摄氏度不同温度以及时间的测试,以保证其稳定性和可靠性。

根据芯片的使用寿命根据浴盆曲线(Bathtub Curve),分为三个阶段,第一阶段是初期失效:一个高的失效率。由制造,设计等原因造成。第二阶段是本征失效:非常低的失效率,由器件的本征失效机制产生。第三个阶段:击穿失效,一个高的失效率。而在计算机正常使用的时候,是处在第二阶段,失效的概率非常小。

但是,耐不住有上百亿个晶体管啊。..。.. 所以,还是有坏的概率的。

就算是某个晶体管坏了,芯片设计中会引入容错性设计,容错性设计又可以从软件和硬件两个方面来实施。

比如多核CPU可以通过软件屏蔽掉某个坏的核心,ATE测试后根据不同缺陷分bin的芯片,也会用在不同的产品上,毕竟流片是十分昂贵的。比如Intel的i3,i5,i7等。当然,也不是所有的i3都是i5、i7检测出来的坏片。

再比如存储器中一般存在冗余的信号线和单元,通过检查发现有问题的单元,从而用冗余的模块替换有缺陷的模块,保证存储的正常使用。

比如下面橙色的为冗余的memory,红色的是坏的memory,我们便可以通过算法把红色memory的地址映射到橙色备用的一个memory上。

芯片测试是极其重要的一环,有缺陷的芯片能发现的越早越好。如果把坏的芯片发给客户,不仅损失巨大,对公司的声誉也会造成负面的影响。

在芯片领域有个十倍定律,从设计--》制造--》封装测试--》系统级应用,每晚发现一个环节,芯片公司付出的成本将增加十倍!!!

高质量的测试是由DFT,ATE,diagnosis,EDA等多方面协作完成的,尤其在超大规模集成电路时代,测试变得越来越难,越来越重要,其开销在整个芯片流程中也占有很大的比重。芯片作为工业皇冠上的明珠,所有电子系统的大脑,是万万不能出问题的!

原文标题:CPU 为什么很少会坏?

文章出处:【微信公众号:FPGA开源工作室】欢迎添加关注!文章转载请注明出处。

审核编辑:彭菁
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    451

    文章

    49749

    浏览量

    418186
  • 封装
    +关注

    关注

    125

    文章

    7609

    浏览量

    142236
  • 晶体管
    +关注

    关注

    77

    文章

    9536

    浏览量

    137126

原文标题:CPU 为什么很少会坏?

文章出处:【微信号:leezym0317,微信公众号:FPGA开源工作室】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    晶体管的输出特性是什么

    晶体管的输出特性是描述晶体管在输出端对外部负载的特性表现,这些特性直接关系到晶体管在各种电路中的应用效果和性能。晶体管的输出特性受到多种因素的影响,包括输入信号、电源电压、温度以及
    的头像 发表于 09-24 17:59 137次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 427次阅读

    CMOS晶体管和MOSFET晶体管的区别

    CMOS晶体管和MOSFET晶体管在电子领域中都扮演着重要角色,但它们在结构、工作原理和应用方面存在显著的区别。以下是对两者区别的详细阐述。
    的头像 发表于 09-13 14:09 391次阅读

    晶体管处于放大状态的条件是什么

    晶体管是一种半导体器件,广泛应用于电子设备中。它具有三个主要的引脚:基极(B)、发射极(E)和集电极(C)。晶体管的工作原理是通过控制基极和发射极之间的电流,来控制集电极和发射极之间的电流。晶体管
    的头像 发表于 07-18 18:15 850次阅读

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三个不同的半导体区域:正极(P型)、负极(N型)、正极(P型
    的头像 发表于 07-01 17:45 1101次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两个或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种结构,第一个双极性晶体管放大的电流
    的头像 发表于 02-27 15:50 3863次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    晶体管的偏置定义和方式

    晶体管的偏置是指为了使晶体管正常工作,需要给晶体管的基极或发射极加上适当的电压,从而使晶体管的工作点处于稳定的状态。
    的头像 发表于 02-05 15:00 1446次阅读
    <b class='flag-5'>晶体管</b>的偏置定义和方式

    晶体管Ⅴbe扩散现象是什么?

    晶体管并联时,当需要非常大的电流时,可以将几个晶体管并联使用。因为存在VBE扩散现象,有必要在每一个晶体管的发射极上串联一个小电阻。电阻R用以保证流过每个晶体管的电流近似相同。电阻值R
    发表于 01-26 23:07

    MOS为什么容易失效?MOS管有哪些失效?

    在电子元件中,金属-氧化物半导体场效应晶体管(MOS)是独特且重要,然而相比其他元件,MOS容易失效,导致电路无法正常运行,因此工程师
    的头像 发表于 01-23 09:21 843次阅读

    晶体管是怎么做得越来越小的?

    的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。如下图所示:那么从20nm开始到3nm,晶体管的结构都是FinFET的。结构没有变化的条件下,晶体管尺寸
    的头像 发表于 12-19 16:29 552次阅读
    <b class='flag-5'>晶体管</b>是怎么做得越来越小的?

    晶体管和电子管区别

    和电子的区别。 一、结构差异 晶体管是由半导体材料制成的,通常由nPn或pNp结构的三层双极晶体管组成。其主要组成部分包括发射区、基极区和集电区。发射区和集电区之间有一层非金属屏蔽层,用于控制电位。
    的头像 发表于 12-08 10:31 1w次阅读

    探讨晶体管尺寸缩小的原理

    从平面晶体管结构(Planar)到立体的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。
    发表于 12-02 14:04 855次阅读
    探讨<b class='flag-5'>晶体管</b>尺寸缩小的原理

    晶体管是如何工作的?BJT和MOSFET晶体管区别

    晶体管的工作原理就像电子开关,它可以打开和关闭电流。一个简单的思考方法就是把晶体管看作没有任何动作部件的开关,晶体管类似于继电器,因为你可以用它来打开或关闭一些东西。当然了晶体管也可以
    发表于 11-29 16:54 543次阅读
    <b class='flag-5'>晶体管</b>是如何工作的?BJT和MOSFET<b class='flag-5'>晶体管</b>区别

    如何选择分立晶体管

    来至网友的提问:如何选择分立晶体管
    发表于 11-24 08:16

    如何避免晶体管损坏?

    如何避免晶体管损坏? 晶体管是半导体器件的一种,应用广泛,可以在计算机、电视、手机等各种设备中使用。晶体管工作时非常稳定,但是如果不注意使用、维护,
    的头像 发表于 10-31 10:37 643次阅读