0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

该如何提高电路的工作频率

FPGA设计论坛 来源:FPGA设计论坛 作者:FPGA设计论坛 2022-03-25 09:41 次阅读

对于设计者来说,当然希望我们设计的电路的工作频率(在这里如无特别说明,工作频率指FPGA片内的工作频率)尽量高。我们也经常听说用资源换速度,用流水的方式可以提高工作频率,这确实是一个很重要的方法,今天我想进一步去分析该如何提高电路的工作频率。

我们先来分析下是什么影响了电路的工作频率。我们电路的工作频率主要与寄存器到寄存器之间的信号传播时延及clock skew有关。在FPGA内部如果时钟走长线的话,clock skew很小,基本上可以忽略, 在这里为了简单起见,我们只考虑信号的传播时延的因素。信号的传播时延包括寄存器的开关时延、走线时延、经过组合逻辑的时延(这样划分或许不是很准确,不过对分析问题来说应该是没有可以的),要提高电路的工作频率,我们就要在这三个时延中做文章,使其尽可能的小。

我们先来看开关时延,这个时延是由器件物理特性决定的,我们没有办法去改变,所以我们只能通过改变走线方式和减少组合逻辑的方法来提高工作频率。

1.通过改变走线的方式减少时延。以altera的器件为例,我们在quartus里面的timing closure floorplan可以看到有很多条条块块,我们可以将条条块块按行和按列分,每一个条块代表1个LAB,每个LAB里有8个或者是10个LE。它们的走线时延的关系如下:同一个LAB中(最快) < 同列或者同行 < 不同行且不同列。

我们通过给综合器加适当的约束(不可贪心,一般以加5%裕量较为合适,比如电路工作在100Mhz,则加约束加到105Mhz就可以了,贪心效果反而不好,且极大增加综合时间)可以将相关的逻辑在布线时尽量布的靠近一点,从而减少走线的时延。(注:约束的实现不完全是通过改进布局布线方式去提高工作频率,还有其它的改进措施)

2.通过减少组合逻辑的减少时延。上面我们讲了可以通过加约束来提高工作频率,但是我们在做设计之初可万万不可将提高工作频率的美好愿望寄托在加约束上,我们要通过合理的设计去避免出现大的组合逻辑,从而提高电路的工作频率,这才能增强设计的可移植性,才可以使得我们的设计在移植到另一同等速度级别的芯片时还能使用。

我们知道,目前大部分FPGA都基于4输入LUT的,如果一个输出对应的判断条件大于四输入的话就要由多个LUT级联才能完成,这样就引入一级组合逻辑时延,我们要减少组合逻辑,无非就是要输入条件尽可能的少,这样就可以级联的LUT更少,从而减少了组合逻辑引起的时延。

我们平时听说的流水就是一种通过切割大的组合逻辑(在其中插入一级或多级D触发器,从而使寄存器与寄存器之间的组合逻辑减少)来提高工作频率的方法。比如一个32位的计数器,该计数器的进位链很长,必然会降低工作频率,我们可以将其分割成4位和8位的计数,每当4位的计数器计到15后触发一次8位的计数器,这样就实现了计数器的切割,也提高了工作频率。

在状态机中,一般也要将大的计数器移到状态机外,因为计数器这东西一般是经常是大于4输入的,如果再和其它条件一起做为状态的跳变判据的话,必然会增加LUT的级联,从而增大组合逻辑。以一个6输入的计数器为例,我们原希望当计数器计到111100后状态跳变,现在我们将计数器放到状态机外,当计数器计到111011后产生个enable信号去触发状态跳变,这样就将组合逻辑减少了。

上面说的都是可以通过流水的方式切割组合逻辑的情况,但是有些情况下我们是很难去切割组合逻辑的,在这些情况下我们又该怎么做呢?

状态机就是这么一个例子,我们不能通过往状态译码组合逻辑中加入流水。如果我们的设计中有一个几十个状态的状态机,它的状态译码逻辑将非常之巨大,毫无疑问,这极有可能是设计中的关键路径。那我们该怎么做呢?还是老思路,减少组合逻辑。我们可以对状态的输出进行分析,对它们进行重新分类,并根据这个重新定义成一组组小状态机,通过对输入进行选择(case语句)并去触发相应的小状态机,从而实现了将大的状态机切割成小的状态机。在ATA6的规范中(硬盘的标准),输入的命令大概有20十种,每一个命令又对应很多种状态,如果用一个大的状态机(状态套状态)去做那是不可想象的,我们可以通过case语句去对命令进行译码,并触发相应的状态机,这样做下来这一个模块的频率就可以跑得比较高了。

总结:提高工作频率的本质就是要减少寄存器到寄存器的时延,最有效的方法就是避免出现大的组合逻辑,也就是要尽量去满足四输入的条件,减少LUT级联的数量。我们可以通过加约束、流水、切割状态的方法提高工作频率。

原文标题:如何提高FPGA的运行速度

文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603032
  • 电路
    +关注

    关注

    172

    文章

    5905

    浏览量

    172152
  • 频率
    +关注

    关注

    4

    文章

    1496

    浏览量

    59214

原文标题:如何提高FPGA的运行速度

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    使用FPGA搭建的电路,其工作频率如何设置

    如题,使用FPGA搭建的电路,其工作频率如何设置。是受制于晶振吗?
    发表于 05-12 21:15

    设计一个仪表放大电路,其中的性能如何提高

    现在需要设计一个仪表放大电路,其中的性能如何提高?如:温漂、压摆率、失调电压、带宽
    发表于 09-11 06:06

    求解释无线发射电路工作原理

    本帖最后由 木偶托车 于 2016-4-21 18:04 编辑 1、求解释无线发射电路工作原理2、如何改变输出波形的频率发射电路发射
    发表于 04-21 17:56

    电路工作原理?

    电路工作原理,器件参数如何调到最好?
    发表于 04-25 09:31

    求教电路工作原理?

    求教电路工作原理?
    发表于 06-18 15:17

    如何提高FPGA的运行速度(转)

    ,今天我想进一步去分析如何提高电路工作频率。我们先来分析下是什么影响了电路
    发表于 08-08 11:16

    labview通过myrio采样 采样频率过低 如何提高

    通过myrio采集声音,labview中通过调节时间循环来改变声音采样率,再通过udp通讯将数据发出,但是我发现因为存在udp通讯,采样频率之后1-2K,请问怎么改才能提高采样频率
    发表于 05-10 16:35

    工作接地按工作频率而采用的几种接地方式

    方式:1 单点接地工作频率低(0.83L (1)式中:L——地线的长度,m;S——地线的截面,mm2。2 多点接地工作频率高(>30MHz)的采用多点接地式(即在
    发表于 05-29 06:26

    请教如何提高rkvdec的工作频率

    问题描述及复现步骤:各位大神: 有哪位知道如何提供rkvdec的工作频率吗?目前在开发demo中遇到同时解 8 路 1080p@25 帧的rtsp流 帧率不足的问题,目前只能维持在17帧左右。
    发表于 02-13 10:56

    提高变容二极管调频电路频率稳定度的温度补偿方法

    提高变容二极管调频电路频率稳定度的温度补偿方法 在变容二极管调频电路中,载频频率的不稳定性主要由温度变化、电源电压变化、负载阻抗变
    发表于 10-20 15:19 1491次阅读
    <b class='flag-5'>提高</b>变容二极管调频<b class='flag-5'>电路</b><b class='flag-5'>频率</b>稳定度的温度补偿方法

    工作频率可变的信号发生器电路

    本内容提供了工作频率可变的信号发生器电路,欢迎大家参考学习
    发表于 06-22 11:25 2799次阅读
    <b class='flag-5'>工作</b><b class='flag-5'>频率</b>可变的信号发生器<b class='flag-5'>电路</b>

    频率解调器设计电路

    电子发烧友为您提供了灵敏的频率解调电路电路采用锁相集成电路LM565构成,能在很宽的频率范围
    发表于 07-12 10:09 1644次阅读
    <b class='flag-5'>频率</b>解调器设计<b class='flag-5'>电路</b>

    FPGA片内的工作频率如何提高

    ,今天我想进一步去分析如何提高电路工作频率。 我们先来分析下是什么影响了电路
    的头像 发表于 10-30 12:31 618次阅读

    FPGA片内的工作频率应该如何提高

    ,今天我想进一步去分析如何提高电路工作频率。我们先来分析下是什么影响了电路
    发表于 12-15 13:05 6次下载

    如何提高FPGA的工作频率

    频率,这确实是一个很重要的方法,今天我想进一步去分析如何提高电路工作频率。 我们先来分析下是
    的头像 发表于 11-16 12:10 1053次阅读