0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自动连线的神器——emacs verilog mode

li5236 来源:ExASIC 作者:ExASIC 2022-03-29 14:56 次阅读

RTL顶层自动连线听说过吗?想学吗?我们今天就来介绍自动连线的神器——emacs verilog-mode。

emacs是什么?

江湖流传版:传说中神的编辑器。

维基百科版:Emacs(Editor MACroS,宏编辑器),最初由Richard Stallman于1975年在MIT协同Guy Lewis Steele Jr.共同完成。

verilog-mode是什么

简单点说就是支持Verilog、SystemVerilog(包括UVM)的emacs语法高亮文件。其中提到Verilog-mode支持Autos——这就是今天的重点。

Verilog-mode是由Michael McNamara mac@verilog.com和Wilson Snyder wsnyder@wsnyder.org编写。难能可贵的是,这个verilog-mode保持着每月都有更新。

值得一提的是Wilson Snyder就是SystemVerilog开源仿真器Verilator的作者。

verilog-mode Autos有哪些功能

手动编写的verilog代码:

image.png

由Autos处理后的Verilog代码:

image.png

image.png

大家可以看到,verilog-mode自动分析出:

· 模块的端口输入和输出

· 内部变量

· 敏感信号列表

· 提取子模块的端口定义

自动提取子模块的端口定义来连线是今天的重点中的重点。一般来讲,我们实例化模块时大部分的信号名与子模块定义的名字一致即可。如上面代码中的:

image.png

特殊连接关系的处理

但常常我们顶层连接时会换一个名字。比如module A有一个输出端口dat_o,module B有一个输入端口dat_i,这两者怎么连?定义模版AUTO_TEMPLATE,如下:

手动编写的verilog:

image.png

由Autos处理后的verilog代码:

image.png

在哪里找子模块定义?

默认规则:

· 当前文件夹下找

· 当前找不到怎么办,指定搜索路径(与verilog仿真器的参数-y一样)

使用方法:在顶层endmodule后面指定verilog-library-directories,如下:

image.png

除了写模版还需要做什么?

只需要Ctrl-C Ctrl-A,仅此而已。

如果修改了子模块或者模版,再按一次Ctrl-C Ctrl-A。

更多功能

verilog-auto-arg for AUTOARG module instantiations

verilog-auto-ascii-enum for AUTOASCIIENUM enumeration decoding

verilog-auto-assign-modport for AUTOASSIGNMODPORT assignment to/from modport

verilog-auto-inout for AUTOINOUT making hierarchy inouts

verilog-auto-inout-comp for AUTOINOUTCOMP copy complemented i/o

verilog-auto-inout-in for AUTOINOUTIN inputs for all i/o

verilog-auto-inout-modport for AUTOINOUTMODPORT i/o from an interface modport

verilog-auto-inout-module for AUTOINOUTMODULE copying i/o from elsewhere

verilog-auto-inout-param for AUTOINOUTPARAM copying params from elsewhere

verilog-auto-input for AUTOINPUT making hierarchy inputs

verilog-auto-insert-lisp for AUTOINSERTLISP insert code from lisp function

verilog-auto-insert-last for AUTOINSERTLAST insert code from lisp function

verilog-auto-inst for AUTOINST instantiation pins

verilog-auto-star for AUTOINST .* SystemVerilog pins

verilog-auto-inst-param for AUTOINSTPARAM instantiation params

verilog-auto-logic for AUTOLOGIC declaring logic signals

verilog-auto-output for AUTOOUTPUT making hierarchy outputs

verilog-auto-output-every for AUTOOUTPUTEVERY making all outputs

verilog-auto-reg for AUTOREG registers

verilog-auto-reg-input for AUTOREGINPUT instantiation registers

verilog-auto-reset for AUTORESET flop resets

verilog-auto-sense for AUTOSENSE or AS always sensitivity lists

verilog-auto-tieoff for AUTOTIEOFF output tieoffs

verilog-auto-undef for AUTOUNDEF =`undef of local =`defines

verilog-auto-unused for AUTOUNUSED unused inputs/inouts

verilog-auto-wire for AUTOWIRE instantiation wires

verilog-read-defines for reading =`define values

verilog-read-includes for reading =`includes

verilog-mode下载、安装

新版的GNU Emacs自带verilog-mode,如果需要最新的verilog-mode可以在官网下载

VIM用户咋办?

可以用VIM调动shell命令执行(emacs批处理模式),例如:

:!emacs --batch <filenames.v> -f verilog-batch-auto

是不是很简单!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1343

    浏览量

    109970
  • 编辑器
    +关注

    关注

    1

    文章

    800

    浏览量

    31108
收藏 人收藏

    评论

    相关推荐

    如何自动生成verilog代码

    介绍几种自动生成verilog代码的方法。
    的头像 发表于 11-05 11:45 191次阅读
    如何<b class='flag-5'>自动</b>生成<b class='flag-5'>verilog</b>代码

    Verilog硬件描述语言参考手册

    一. 关于 IEEE 1364 标准二. Verilog简介三. 语法总结四. 编写Verilog HDL源代码的标准五. 设计流程
    发表于 11-04 10:12 0次下载

    system verilog语言简介

    ICer需要System Verilog语言得加成,这是ICer深度的表现。
    发表于 11-01 10:44 0次下载

    如何利用Verilog-A开发器件模型

    Verilog-A对紧凑型模型的支持逐步完善,在模型的实现上扮演越来越重要的角色,已经成为紧凑模型开发的新标准。而且Verilog-A能够在抽象级别和应用领域中扩展SPICE建模和仿真功能,因此学会
    的头像 发表于 10-18 14:16 300次阅读
    如何利用<b class='flag-5'>Verilog</b>-A开发器件模型

    Verilog的版本有哪些

    电子发烧友网站提供《Verilog的版本有哪些.docx》资料免费下载
    发表于 05-31 11:29 0次下载

    原理图工具Jupiter强大的连线功能

    在电路原理图中,连线是一个非常重要的功能,它用来连接电路中的各个器件和节点,表示它们之间的电气连接关系。在绘制原理图时,规范、合理地使用连线功能至关重要,不仅能提高图形清晰度和可读性,也有
    的头像 发表于 05-24 18:35 1014次阅读
    原理图工具Jupiter强大的<b class='flag-5'>连线</b>功能

    verilog与其他编程语言的接口机制

    语言的接口机制,并深入探讨其原理和应用。 Verilog语言概述 Verilog是由美国专业电子设计自动化公司Cadence设计系统有限公司(前身是Gateway Design Automation公司)开发的一种硬件描述语言。
    的头像 发表于 02-23 10:22 619次阅读

    verilog function函数的用法

    Verilog 是一种硬件描述语言 (HDL),主要用于描述数字电子电路的行为和结构。在 Verilog 中,函数 (Function) 是一种用于执行特定任务并返回一个值的可重用代码块。函数在
    的头像 发表于 02-22 15:49 4998次阅读

    verilog的135个经典实例

    verilog的135个经典实例
    发表于 02-02 10:17 14次下载

    怎么用emac实现Verilog自动连线呢?

    我们在编写一些比较复杂的Verilog代码时,通常需要进行大量的手动连线工作,这种工作十分容易出错,并且在代码模块的嵌套层级较多时,更改里层的一个代码
    的头像 发表于 01-24 10:03 1212次阅读

    介绍一款基于java的渗透测试神器-CobaltStrike

    Cobalt Strike是一款基于java的渗透测试神器,常被业界人称为CS神器
    的头像 发表于 01-16 09:16 886次阅读
    介绍一款基于java的渗透测试<b class='flag-5'>神器</b>-CobaltStrike

    请问ADUC7023进入boot mode后会超时自动退出吗?

    各位大神,请问ADUC7023进入boot mode后,会超时自动退出么??如果能,超时时间大概是多少呢?
    发表于 01-11 06:12

    AI写作神器!搭载讯飞星火认知大模型,能够智能写作的键盘!

    一款全新的AI写作神器应运而生。这款神器搭载了讯飞星火认知大模型,能够智能写作,带来前所未有的写作体验。 一、写作功能特点 自动写作:讯飞星火认知大模型可自动根据用户输入的主题和关键词
    的头像 发表于 01-04 16:40 680次阅读
    AI写作<b class='flag-5'>神器</b>!搭载讯飞星火认知大模型,能够智能写作的键盘!

    例说Verilog HDL和VHDL区别

    Verilog和VHDL之间的区别将在本文中通过示例进行详细说明。对优点和缺点的Verilog和VHDL进行了讨论。
    的头像 发表于 12-20 09:03 3251次阅读
    例说<b class='flag-5'>Verilog</b> HDL和VHDL区别

    网线线缆直连线和交叉线的区别

    网线线缆直连线和交叉线的区别  网线线缆是计算机网络中连接设备的电缆,用于传输数据和信号。在网络中,有两种常见的网线线缆,即直连线和交叉线。直连线和交叉线在连接设备时有不同的用途和效果。在本文
    的头像 发表于 11-28 15:22 3275次阅读