0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Astera Labs全新发布Aries PCIe® 5.0和CXL™2.0 Smart Retimers助力解锁下一代云连接

21克888 来源:厂商供稿 作者:Astera Labs 2022-04-15 19:29 次阅读

中国,北京-2022年4月6日-智能系统连接解决方案先驱Astera Labs今日宣布,其面向PCI Express® (PCIe®) 5.0和Compute Express Link™ (CXL™) 2.0的Aries Smart Retimers现已进入量产阶段。率先上市的Aries Smart Retimer产品组合圆满完成与关键行业合作伙伴之间严苛的互操作性测试,测试涵盖各种PCIe 5.0处理器FPGA加速计算、GPU网络、存储和交换机SoC,为在企业数据中心和云中的广泛部署铺平了道路。

Astera Labs首席执行官Jitendra Mohan表示:“PCIe 5.0和CXL技术是满足下一代服务器在云中运行智能工作负载的高速连接需求的关键组成部分。Aries Smart Retimers产品的发布和行业合作伙伴互操作性测试的圆满完成,将推动向具有专用机群管理性能的更高宽带互联顺利过渡。

Aries PCIe 5.0和CXL 2.0 Smart Retimers克服了信号完整性的问题,可实现高达32 Gbps、低于10ns的延迟和内置机群管理,以及对大规模企业和云服务器部署至关重要的深度诊断功能。

NVIDIA硬件工程产品高级副总裁Brian Kelleher表示:“如今的工作负载优化基础架构不仅需要高带宽、低延迟的PCIe 5.0和CXL互连,还要在日益复杂的服务器拓扑中的所有元器件之间实现稳健的互操作性。与优秀的生态系统伙伴合作(例如Astera Labs),并采用其先进解决方案(例如Aries Smart Retimers),是确保大规模无缝部署我们AI平台的关键。”

Astera Labs Cloud-Scale Interop Lab提供了严苛的测试,确保在Aries Smart Retimers与PCIe/CXL的Root Complex和End Point之间建立稳健的互操作性,让客户可以放心地进行设计,并减少在整个开发阶段所花费的时间和精力。

Broadcom数据中心解决方案集团副总裁兼总经理Jas Tremblay指出:“Broadcom与Astera Labs密切合作,以实现其Aries PCIe 5.0 Smart Retimer与我们PEX89000交换芯片之间的无缝互操作性。我们的即插即用型解决方案将共同促进业界在下一代高性能服务器中,广泛采用PCIe 5.0连接,以释放人工智能机器学习云计算等数据密集型工作负载。”

Samsung Electronics解决方案产品与开发副总裁Soonjae Won表示:“通过采用面向企业服务器的开创性PCIe 5.0 PM1743 SSD,Samsung巩固了其在高端存储技术领域的行业领先地位。与Astera Labs及其Aries Smart Retimer的合作,使我们在逐渐形成生态系统之初,确保了出色的企业PCIe 5.0存储性能和可靠性。”

供货情况:

Aries PCIe 5.0和CXL 2.0 Smart Retimers可通过www.AsteraLabs.com/Aries购买,提供x8(PT5081L)和x16(PT5161L) PCIe 通道配置。如需了解有关PCIe 5.0和CXL 2.0连接解决方案的更多信息,请访问www.AsteraLabs.com或联系info@AsteraLabs.com。

相关资源:

·互操作简讯#4:利用Aries Smart Retimers部署稳健的PCIe 5.0连接(视频

·利用Astera Labs的专用连接解决方案全面释放CXL的潜力(视频)

·Intel Innovation 2021:Astera Labs、Broadcom、Intel和Samsung PCI Express 5.0演示(视频)

·Aries CXL Smart Retimer演示:CXL生态系统与Intel和Synopsys的互操作(视频)

·适用于PCIe 5.0和CXL的Aries Smart Retimer(视频)

·在系统实施中无缝转换到PCIe 5.0技术(网络研讨会)

Astera Labs将于4月5日至7日在加州圣克拉拉举办的DesignCon 2022(展位#524)上展示其Aries PCIe 5.0 Smart Retimer以及其他专用连接解决方案。预约会面请联系info@AsteraLabs.com。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19461

    浏览量

    231413
  • 交换机
    +关注

    关注

    21

    文章

    2661

    浏览量

    100249
  • 智能系统
    +关注

    关注

    2

    文章

    399

    浏览量

    72662
收藏 人收藏

    评论

    相关推荐

    内存扩展CXL加速发展,繁荣AI存储

    和IO墙的瓶颈。它通过PCI Express的物理层,提供低延迟和高带宽的连接,旨在支持下一代数据中心的高性能计算和内存密集型工作负载。   CXL主要有CXL.io、
    的头像 发表于 08-18 00:02 5076次阅读
    内存扩展<b class='flag-5'>CXL</b>加速发展,繁荣AI存储

    SMART Modular CXL AIC内存扩充卡获CXL联盟认证

    联盟的权威认可。作为内存与储存领域的专业先行者,SMART Modular直致力于为客户提供创新、可靠的解决方案。此次CXL AIC内存扩充卡的成功认证,无疑是
    的头像 发表于 02-14 10:15 81次阅读

    百度李彦宏谈训练下一代大模型

    “我们仍需对芯片、数据中心和基础设施持续投入,以打造更好、更智能的下一代模型。”
    的头像 发表于 02-12 10:38 150次阅读

    SMART Modular世迈科技CXL内存扩充卡获CXL联盟认证

    SMART Modular世迈科技近日宣布其4-DIMM和8-DIMM CXL®(Compute Express Link®)内存扩充卡已成功通过CXL 2.0认证测试,并正式被列入
    的头像 发表于 02-05 15:59 142次阅读

    澜起科技推出PCIe 6.x/CXL 3.x Retimer芯片

    PCIe 4.0 Retimer和PCIe 5.0/CXL 2.0 Retimer之后,在PCIe
    的头像 发表于 01-22 10:51 223次阅读

    pcie 4.0与pcie 5.0的区别

    发展到了第五、带宽和数据传输速率 PCIe总线的个关键特性是其带宽,即数据传输速率。PCIe 4.0的带宽是
    的头像 发表于 11-13 10:35 7333次阅读

    西门子EDA发布下一代电子系统设计平台

    西门子EDA正式发布下一代电子系统设计平台Xepdition 2409, HyperLynx 2409。本次开创性的版本升级将为电子系统设计行业带来新的变革。
    的头像 发表于 10-12 14:01 465次阅读

    PCIe 5.0 SerDes 测试

    #01 PCIe Gen 5 简介 PCIe 是用于硬盘、固态硬盘 (SSD)、图形卡、Wi-Fi 和内部以太网连接的先进互连 I/O 技术。PCIe
    的头像 发表于 08-16 09:33 1165次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b> SerDes 测试

    IaaS+on+DPU(IoD)+下一代高性能算力底座技术白皮书

    大规模生产环境落地应用的条件。某种程度上,IoD 技术已成为下一代高性能算力底座的核心技术与最佳实践。 白皮书下载:*附件:IaaS+on+DPU(IoD)+下一代高性能算力底座+技术白皮书(1).pdf
    发表于 07-24 15:32

    DS320PR1601 32Gbps 16通道PCIe 5.0CXL 2.0线性转接驱动器数据表

    电子发烧友网站提供《DS320PR1601 32Gbps 16通道PCIe 5.0CXL 2.0线性转接驱动器数据表.pdf》资料免费下载
    发表于 06-22 10:40 0次下载
    DS320PR1601 32Gbps 16通道<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>、<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>线性转接驱动器数据表

    DS320PR410支持PCIe5.0CXL 2.0的四通道线性转接驱动器数据表

    电子发烧友网站提供《DS320PR410支持PCIe5.0CXL 2.0的四通道线性转接驱动器数据表.pdf》资料免费下载
    发表于 06-21 11:07 0次下载
    DS320PR410支持<b class='flag-5'>PCIe5.0</b>、<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>的四通道线性转接驱动器数据表

    24芯M16插头在下一代技术中的潜力

      德索工程师说道随着科技的飞速发展,下一代技术正逐渐展现出其独特的魅力和潜力。在这背景下,24芯M16插头作为种高性能、多功能的连接器,将在
    的头像 发表于 06-15 18:03 419次阅读
    24芯M16插头在<b class='flag-5'>下一代</b>技术中的潜力

    Astera Labs展示PCIe 6.0连接,带宽翻倍至256GB/sec

    据悉,retimer是专供PCIE数据长距传输的高能效扩展装备,充当了中程中转站的角色。尽管第五PCEI尚未在消费领域全面应用,但英伟达面向Gen6标准的全新Blackwell系列GPU却已做好准备。
    的头像 发表于 03-28 15:34 756次阅读

    乘AI东风,寻求上市的Astera Labs

    方案的供应商们,也收获了更多订单,比如在近期寻求IPO的Astera Labs。   IPO 在即,计划募资5亿美元   作为家2017年才成立的半导体公司,如今的Astera
    的头像 发表于 03-14 00:39 3665次阅读

    下一代PCIe5.0 /6.0技术热潮趋势与测试挑战

    迫切。 PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0支
    的头像 发表于 03-06 10:35 1239次阅读
    <b class='flag-5'>下一代</b><b class='flag-5'>PCIe5.0</b> /6.0技术热潮趋势与测试挑战