0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex-M0中断控制和系统控制

安芯教育科技 来源:极术社区 作者:极术社区 2022-04-24 11:20 次阅读

每一个外部中断都有一个对应的优先级寄存器,Cortex-M0中NVIC-IPR共有8个寄存器,而每个寄存器管理4个IRQ中断,所以M0的IRQ中断源最多只支持32个,再加上16个内核中断,也就是说M0最多48个中断源。

8dcc7092-c2f1-11ec-bce3-dac502259ad0.png

8de1c0be-c2f1-11ec-bce3-dac502259ad0.png

Cortex-M0采用Armv6-M架构,优先级寄存器配置位有8位,但是有效位只有最高2位,这个地方很多人使用了Cortex-M3后一直也认为Cortex-M0也是最高3或4位有效位,在arm官方资料中有对比两个版本的差别。因此Cortex-M0可编程优先级有4个,加上3个固定的优先级(复位、NMI、HardFault),Cortex-M0总共有7个中断优先级。

8df7cdaa-c2f1-11ec-bce3-dac502259ad0.png

Cortex-M0内核的中断优先级寄存器是以最高位(MSB)对齐的,并且只支持字传输,每次访问都会同时涉及4个中断优先级寄存器。见下图:

8e104fd8-c2f1-11ec-bce3-dac502259ad0.png

因为Bit0 - Bit5没有使用,所以如果没有进行写操作读出都为0。

由于不同的 Cortex-M 系列,其中断优先级是不一样的,所以在 CMSIS 库中的头文件中可以查看优先级的数量 \_\_NVIC\_PRIO\_BITS。

中断优先级寄存器的编程应该在中断使能之前,其通常是在程序开始时完成的。arm官方资料提示应该避免在中断使能之后改变中断优先级,因为这种情况的结果在ARMv6-M系统结构是不可预知的,并且不被Cortex-M0处理器支持。Cortex-M3/M4处理器的情况又有所不同,他们都支持中断优先级的动态切换。Cortex-M3处理器和Cortex-M0处理器的另外一个区别是,Cortex-M3访问中断优先级寄存器时支持字节或半字传输,因此可以每次只设置一个寄存器。如果需要改变优先级,程序中需要关闭中断后再重新设置中断优先级寄存器。

在 Cortex-M内核中,一个中断的优先级数值越低,逻辑优先级却越高。比如,中断优先级为2的中断可以抢占中断优先级为3的中断,但反过来就不行。换句话说,中断优先级2比中断优先级3的优先级更高。

Cortex-M0处理器对中断嵌套的支持无需任何软件干预,如果MCU已经在运行一个中断,而有了新的更高优先级的中断请求,正在运行的中断将会被暂停,转而执行更高优先级的中断,高优先级中断执行完成后又回到原来的低优先级中断。如果出现两个同一优先级的中断,则是判断谁开始发起中断请求,MCU会先执行同一优先级中首先发起请求的中断。

MM32F0130系列中断向量表:


	

typedefenumIRQn{ NonMaskableInt_IRQn=-14,///< 2 Non Maskable Interrupt     HardFault_IRQn                  = -13,                                  ///< 3 Cortex-M0 Hard Fault Interrupt     MemoryManagement_IRQn           = -12,                                  ///< 4 Cortex-M0 Memory Management Interrupt     BusFault_IRQn                   = -11,                                  ///< 5 Cortex-M0 Bus Fault Interrupt     UsageFault_IRQn                 = -10,                                  ///< 6 Cortex-M0 Usage Fault Interrupt     SVC_IRQn                        = -5,                                   ///< 11 Cortex-M0 SV Call Interrupt     DebugMonitor_IRQn               = -4,                                   ///< 12 Cortex-M0 Debug Monitor Interrupt     PendSV_IRQn                     = -2,                                   ///< 14 Cortex-M0 Pend SV Interrupt     SysTick_IRQn                    = -1,                                   ///< 15 Cortex-M0 System Tick Interrupt     WWDG_IWDG_IRQn                  = 0,                                    ///< WatchDog Interrupt     WWDG_IRQn                       = 0,                                    ///< Window WatchDog Interrupt     PVD_IRQn                        = 1,                                    ///< PVD through EXTI Line detect Interrupt     BKP_IRQn                        = 2,                                    ///< BKP through EXTI Line Interrupt     RTC_IRQn                        = 2,                                    ///< RTC through EXTI Line Interrupt     FLASH_IRQn                      = 3,                                    ///< FLASH Interrupt     RCC_CRS_IRQn                    = 4,                                    ///< RCC & CRS Interrupt     RCC_IRQn                        = 4,                                    ///< RCC Interrupt     EXTI0_1_IRQn                    = 5,                                    ///< EXTI Line 0 and 1 Interrupts     EXTI2_3_IRQn                    = 6,                                    ///< EXTI Line 2 and 3 Interrupts     EXTI4_15_IRQn                   = 7,                                    ///< EXTI Line 4 to 15 Interrupts     HWDIV_IRQn                      = 8,                                    ///< HWDIV Global Interrupt     DMA1_Channel1_IRQn              = 9,                                    ///< DMA1 Channel 1 Interrupt     DMA1_Channel2_3_IRQn            = 10,                                   ///< DMA1 Channel 2 and Channel 3 Interrupts     DMA1_Channel4_5_IRQn            = 11,                                   ///< DMA1 Channel 4 and Channel 5 Interrupts     ADC_COMP_IRQn                   = 12,                                   ///< ADC & COMP Interrupts     COMP_IRQn                       = 12,                                   ///< COMP Interrupts     ADC_IRQn                        = 12,                                   ///< ADC Interrupts     ADC1_IRQn                       = 12,                                   ///< ADC Interrupts     TIM1_BRK_UP_TRG_COM_IRQn        = 13,                                   ///< TIM1 Break, Update, Trigger and Commutation Interrupts     TIM1_CC_IRQn                    = 14,                                   ///< TIM1 Capture Compare Interrupt     TIM2_IRQn                       = 15,                                   ///< TIM2 Interrupt     TIM3_IRQn                       = 16,                                   ///< TIM3 Interrupt     TIM14_IRQn                      = 19,                                   ///< TIM14 Interrupt     TIM16_IRQn                      = 21,                                   ///< TIM16 Interrupt     TIM17_IRQn                      = 22,                                   ///< TIM17 Interrupt     I2C1_IRQn                       = 23,                                   ///< I2C1 Interrupt     SPI1_IRQn                       = 25,                                   ///< SPI1 Interrupt     SPI2_IRQn                       = 26,                                   ///< SPI1 Interrupt     UART1_IRQn                      = 27,                                   ///< UART1 Interrupt     UART2_IRQn                      = 28,                                   ///< UART2 Interrupt     CAN_IRQn                        = 30,                                   ///< CAN Interrupt     USB_IRQn                        = 31,                                   ///< USB Interrupt } IRQn_Type;

设置中断优先级的流程:先读一个字,再修改对应字节,最后整个字写回。

1.1 C代码

	

void__NVIC_SetPriority() { unsignedlongtemp;//定义一个临时变量 temp=*(volatileunsignedlong)(0xE000E400);//读取IRP0值 temp&=(0xFF00FFFF|(0xC0<< 16));            //修改中断#2优先级为0xC0     *(volatile unsigned long)(0xE000E400) = temp; //设置IPR0 }

1.2 汇编代码

在程序中可以一次设置多个中断优先级。


	

void__NVIC_SetPriority() { LDRR0,=0xE000E100;//设置使能中断寄存器地址 MOVSR1,#0x4;//中断#2 STRR1,[R0];//使能#2中断 LDRR0,=0xE000E200;//设置挂起中断寄存器地址 MOVSR1,#0x4;//中断#2 STRR1,[R0];//挂起#2中断 LDRR0,=0xE000E280;//设置清除中断挂起寄存器地址 MOVSR1,#0x4;//中断#2 STRR1,[R0];//清除#2的挂起状态 }

1.3 CMSIS标准设备驱动函数

	

//设置中断优先级 __STATIC_INLINEvoid__NVIC_SetPriority(IRQn_TypeIRQn,uint32_tpriority) { if((int32_t)(IRQn)>=0){ NVIC->IP[_IP_IDX(IRQn)]=((uint32_t)(NVIC->IP[_IP_IDX(IRQn)]&~(0xFFUL<< _BIT_SHIFT(IRQn))) |                                     (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));     }     else {         SCB->SHP[_SHP_IDX(IRQn)]=((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)]&~(0xFFUL<< _BIT_SHIFT(IRQn))) |                                     (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));     } }

这里的参数IRQn为中断ID号,可以为负,也可以为正。当IRQn为负时,设置系统异常的优先级,当IRQn大于等于0时,设置外设中断优先级,芯片厂商会提供中断向量表IRQn\_Type,应用层只需要调用即可;priority是0、1、2、3,函数内部会自动移位到对应的优先级最高2位。


	

方法一: voidNVIC_SetPriority(TIM1_CC_IRQn,3);//设置#14中断的优先级为0xC0 方法二: voidNVIC_Config(void) {NVIC_InitTypeDefNVIC_InitStructure; NVIC_InitStructure.NVIC_IRQChannel=TIM1_CC_IRQn; NVIC_InitStructure.NVIC_IRQChannelPriority=3; NVIC_InitStructure.NVIC_IRQChannelCmd=ENABLE; NVIC_Init(&NVIC_InitStructure); }

设置好中断优先级后,用户还可以读取当前已经设置的中断优先级。


审核编辑 :李倩


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5383

    浏览量

    121427
  • Cortex-M0
    +关注

    关注

    4

    文章

    124

    浏览量

    38868

原文标题:技术分享 | Cortex-M0中断控制和系统控制(二)

文章出处:【微信号:Ithingedu,微信公众号:安芯教育科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    让ADS7864的BUSY脚接DSP的外部中断INT0,DSP通过中断来读取采样数据,要不要先关INT0中断呢?

    我让ADS7864的BUSY脚接DSP的外部中断INT0,DSP通过中断来读取采样数据。请问在中断服务程序,要不要先关INT
    发表于 01-13 06:11

    TMS320x280x、2801x、2804x DSP系统控制中断参考指南

    电子发烧友网站提供《TMS320x280x、2801x、2804x DSP系统控制中断参考指南.pdf》资料免费下载
    发表于 12-17 16:02 0次下载
    TMS320x280x、2801x、2804x DSP<b class='flag-5'>系统控制</b>和<b class='flag-5'>中断</b>参考指南

    供应SW2335 高集成度的快充协议控制器IC

    系统控制Cortex-M0 CPU,频率最高 40MHz ➢ 1M/2Mbit Flash ➢ 4KB SRAM ➢ I2C Master/Slave ➢ UART ➢ 支持多路 GPIO
    发表于 11-15 09:56

    使用功率控制器件的汽车防抱死制动系统控制

    电子发烧友网站提供《使用功率控制器件的汽车防抱死制动系统控制.pdf》资料免费下载
    发表于 09-29 09:50 0次下载
    使用功率<b class='flag-5'>控制</b>器件的汽车防抱死制动<b class='flag-5'>系统控制</b>

    M0L 或 M0G:如何为您的应用选择合适的 MSP 微控制

    电子发烧友网站提供《M0L 或 M0G:如何为您的应用选择合适的 MSP 微控制器.pdf》资料免费下载
    发表于 09-09 09:48 0次下载
    <b class='flag-5'>M0</b>L 或 <b class='flag-5'>M0</b>G:如何为您的应用选择合适的 MSP 微<b class='flag-5'>控制</b>器

    LM10000 AVS系统控制器数据表

    电子发烧友网站提供《LM10000 AVS系统控制器数据表.pdf》资料免费下载
    发表于 07-26 10:44 0次下载
    LM10000 AVS<b class='flag-5'>系统控制</b>器数据表

    请问stm32的cortex-m0怎么样?

    为什么都说STM32专业做M3 ,M4,M0要找芯唐和NXP,难道因为ST的CORTEX-M0芯片不稳定还是有其他问题?
    发表于 05-15 06:31

    微半导体推出CMS32M67电机控制系列微控制

    微半导体(深圳)股份有限公司近日宣布,其最新研发的CMS32M67电机控制系列微控制器已正式推向市场。这款微控制器基于先进的Arm
    的头像 发表于 05-11 14:58 1405次阅读

    普冉半导体推出一款基于32位ARM Cortex-M0+内核的微控制

    PY32F071单片机是一款基于32 位 ARM® Cortex® - M0+内核的微控制器,由普冉半导体推出。
    的头像 发表于 04-30 11:24 887次阅读
    普冉半导体推出一款基于32位ARM <b class='flag-5'>Cortex-M0</b>+内核的微<b class='flag-5'>控制</b>器

    求助,关于cortex-M3的压栈问题求解

    我们都知道cortex-m3中断时是硬件自动压栈的,这样可以减少中断响应和恢复时间。中断硬件压栈的寄存器为xPSR, PC, LR, R12, R0
    发表于 04-28 08:18

    瑞萨推出基于Arm Cortex-M23处理器的RA0控制器(MCU)系列

    全球半导体解决方案供应商瑞萨电子(TSE:6723)宣布推出基于Arm Cortex-M23处理器的RA0控制器(MCU)系列。全新32位通用MCU RA0系列产品除了实现更低成本,
    的头像 发表于 04-14 10:12 923次阅读
    瑞萨推出基于Arm <b class='flag-5'>Cortex-M</b>23处理器的RA<b class='flag-5'>0</b>微<b class='flag-5'>控制</b>器(MCU)系列

    瑞萨电子推出基于Arm® Cortex®-M23处理器的RA0控制器(MCU)

    瑞萨电子今日宣布推出基于Arm® Cortex®-M23处理器的RA0控制器(MCU)系列。全新32位通用MCU RA0系列产品除了实现更
    的头像 发表于 04-10 10:14 861次阅读
    瑞萨电子推出基于Arm® <b class='flag-5'>Cortex</b>®-<b class='flag-5'>M</b>23处理器的RA<b class='flag-5'>0</b>微<b class='flag-5'>控制</b>器(MCU)

    微半导推出基于Arm Cortex-M0的CMS32M67电机控制系列微控制

    微半导体(深圳)股份有限公司(以下简称:微半导 股票代码:688380)近日宣布,正式推出基于Arm Cortex-M0+内核全新升级的CMS32M67电机
    的头像 发表于 04-08 10:13 978次阅读
    <b class='flag-5'>中</b>微半导推出基于Arm <b class='flag-5'>Cortex-M0</b>的CMS32<b class='flag-5'>M</b>67电机<b class='flag-5'>控制</b>系列微<b class='flag-5'>控制</b>器

    东芝推出适用于电机控制的Arm Cortex-M4微控制

    东芝电子元件及存储装置株式会社(“东芝”)近日重磅推出新款适用于电机控制的TXZ+™族高级系列32位微控制器。该系列基于高效的Cortex®-M4内核,并集成了浮点单元(FPU),为电
    的头像 发表于 03-28 10:38 752次阅读

    Cortex-M0+内核介绍

    和8位的价位实现32位性能。处理器的低门数使其能够部署在需要简单功能的应用。 作为ARM Cortex-M处理器系列的最新成员,32位Cortex-M0+处理器采用了低成本90纳米低功耗(LP)工艺,耗电量仅9μA/MHz,约
    的头像 发表于 03-27 09:13 1197次阅读
    <b class='flag-5'>Cortex-M0</b>+内核介绍