高速、高密无疑是背板连接器发展的重要方向,而高速与高密之间,存在着不可避免地相互制约的关系,接口密度越高信号间的串扰风险一定会随之变大,最高信号速率难免就会受到束缚,所以如何在二者中取舍平衡,既能实现高速,又能实现高密,找到应用场景下这个最契合的平衡点是一大难点。
可以预见的是,随着数据中心,企业网络和高性能计算市场的高性能/低功耗半导体芯片组的激增,高速背板连接器这种基础设施开始了大幅增长。高速背板连接器类似“桥梁”的作用必须实现快速、稳定、低损耗、高保真的传输,才能保证高端存储设备以及高性能的服务器完整功能的正常发挥。
高速信号传输有多高?
一般来说,目前高速背板连接器的数据传输速度分为三个档次,28 Gbps,56 Gbps以及112 Gbps。在高速背板连接器56 Gbps以上的高端应用领域,目前还是只有一些国际主流国际大厂能把握好超高速下连接器高密的平衡点,并实现量产化。目前国内最高水平尚只能做到56 Gbps,在大多数情况下,56 Gbps的数据速率已经足够。
超高的数据速率只是高速背板连接器性能的一方面,如果在高端存储设备以及高性能的服务器上实现112 Gbps的连接,通常会在电缆母端集成高速背板连接器,另一端集成多种中板或 I/O 产品,绕过印刷电路板并最大限度地减少插入损耗和串扰现象。112Gbps速度的实现肯定会使触点密度大幅增加,信号与信号间的距离大幅减少,信号间因为相互耦合而产生的串扰也会更严重。为了在超高速率下减少串扰,每一家高速背板连接器厂商都会有自己的应对办法。
(Paladin,Amphenol)
像Amphenol的Paladin技术在实现112Gbps超高速率的同时,表现出来的是超过40GHz的平稳线性传输速率,这个平稳线性度应该是目前市场上最高的。这意味着Paladin该技术尽可能地将串扰降到了最低,保证了相当一致的信号完整性。而且从超40GHz的平稳线性传输速率也能够看出,其对信号端子的短柱谐振抑制得很好,确保了速率的高也保障了速率的稳。
高速背板连接背后的工艺加持
从设计上来说,高速背板连接器需要保证较高的设计灵活度以及较高的设计余量,保证可拓展性是其极具成本效应的升级方式,不管是从25 Gbps扩展至56 Gbps,还是从56 Gbps拓展到112Gbps。降低运行噪声、减少插入损耗低、减少斜切,这些都能给高速背板连接器提供设计灵活性和高设计余量。
信号端子在高速差分对中水平排列可以实现零斜切,这不仅简化了电路板设计,还同时提高信号完整性,节省了相当大一部分电路板空间。而且斜切的减少,减少了噪声消除的相关工作,不依赖噪声消除这个能力在高速连接应用中是至关重要的。在保证灵活度上做得最好的可以参考TE的C形、360°接地设计。位于端子水平堆叠底部的有额外“独立”的屏蔽以实现全面的屏蔽,即使接地端与信号端之间出现1.5mm未插接空间,也可维持电气性能。这种360°的屏蔽也是维持信号完整裕度的一种办法,而且充裕的电气裕度提供了更高的PCB灵活性。
还有一种办法就是构建无中间平面PCB的开放式结构,这种办法在不刻意追求超高速率的情况下实现了目前最高的密度,可以达到2.00mm柱间距。
从电气规格的角度来讲,为了保证高速背板连接器的速率与可靠性,Power Sum FEXT最好低于-50dB;插入损耗是越小越好,不管是通过对信号束接口进行改善,配置宽桨尖形顶端还是采用其他办法,将插入损耗控制在1dB肯定会让整个系统稳定型大大上升;为了保证高速传输下连接的电气稳定性,在整个连接器包括占用位置和插接接口上进行共模阻抗控制是非常有必要的。
小结
高速背板连接器是针对终端高性能、高速率、高带宽的系统需求而设计的,不管是其革命性的设计56Gbps惊人速度的传输数据,还是提供高达112Gbps充足的可扩展性,大量增加的数据流量输送和回程都会需要这种新兴的高性能高速背板连接器的支持。
-
连接器
+关注
关注
98文章
14328浏览量
136184 -
数据中心
+关注
关注
16文章
4695浏览量
71963 -
半导体芯片
+关注
关注
60文章
915浏览量
70581
发布评论请先 登录
相关推荐
评论