0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado里关闭R5/A53/GPU

FPGA之家 来源:博客园 作者:付汉杰 2022-05-09 10:45 次阅读

1. Vivado里关闭R5/A53/GPU

有些应用中,需要降低Xilinx MPSoC的功耗。缺省设置中,R5/GPU都被使能。如果需要省电,可以在Vivado里关闭R5/GPU。步骤如下:

1.选中 MPSoC IP,在右键菜单中选择Block Properties.


2.在窗口Block Properties中,选择Properties.

79070848-cf2b-11ec-bce3-dac502259ad0.jpg

3. 在窗口中,展开 “Config”.

4. 在搜索框中输入 “Power”, 出现PSU_RPU_POWER_ON等选项。如果值是1,表示被使能;如果值是0,表示被关闭。如果要关闭,点击最左边的编辑图标,输入0。

编辑前Power选项

79356a12-cf2b-11ec-bce3-dac502259ad0.png

编辑后Power选项

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

在Vivado里编辑完成后,执行“Generate Output Products”, 在导出Hardware的HDF/XSA文件。

78ee46be-cf2b-11ec-bce3-dac502259ad0.png 2. JTAG检查R5/A53状态

SDK/Vitis里创建FSBL和Standalone程序,启动后,在XSCT命令后窗口下,检查R5/A53状态,可以看到设置为0的R5/A53的状态是No Power。
xsct% connect
tcfchan#2
xsct% target
1 PS TAP
2 PMU
3 PL
4 PSU
5 RPU (Reset)
6 Cortex-R5 #0 (No Power)
7 Cortex-R5 #1 (No Power)
8 APU
9 Cortex-A53 #0 (Running)
10 Cortex-A53 #1 (Power On Reset)
11 Cortex-A53 #2 (No Power)
12 Cortex-A53 #3 (No Power)

3. 代码

代码在psu_init.c里的函数psu_peripherals_powerdwn_data( )里。

/*

POWER DOWN REQUEST INTERRUPT ENABLE
/
/

Register : REQ_PWRDWN_INT_EN @ 0XFFD80218

Power-down Request Interrupt Enable for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_RPU 1

Power-down Request Interrupt Enable for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP0 1

Power-down Request Interrupt Enable for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP1 1

Power-down Request Interrupt Enable for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU2 1

Power-down Request Interrupt Enable for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU3 1

Power-down Request Interrupt Enable Register. Writing a 1 to this locati

on will unmask the Interrupt.

(OFFSET, MASK, VALUE) (0XFFD80218, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_INT_EN_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

/*

POWER DOWN TRIGGER
/
/

Register : REQ_PWRDWN_TRIG @ 0XFFD80220

Power-down Request Trigger for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_RPU 1

Power-down Request Trigger for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP0 1

Power-down Request Trigger for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP1 1

Power-down Request Trigger for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU2 1

Power-down Request Trigger for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU3 1

Power-down Request Trigger Register. Writing a 1 to this location will t

rigger a power-down request to the PMU.

(OFFSET, MASK, VALUE) (0XFFD80220, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_TRIG_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • gpu
    gpu
    +关注

    关注

    28

    文章

    4694

    浏览量

    128664
  • Vivado
    +关注

    关注

    19

    文章

    807

    浏览量

    66303

原文标题:【干货分享】 在Vivado里关闭R5/GPU,降低Xilinx MPSoC的功耗

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    TAS5710的PLL_FLTP和电源VR_ANA的电阻和电容的C9,R5,C10的值是怎么算出来的?

    TAS5710的PLL_FLTP和电源VR_ANA的电阻和电容的C9,R5,C10的值是怎么算出来的,误差大的话会有什么影响?
    发表于 11-01 07:15

    运放电路的反馈回路中的R4和R5是什么意思?

    如下图所示 这个运放电路的反馈回路中的R4和R5是什么意思? 按照我的想法,是直接用c4作为反馈电容就可以了,但是一直不懂别人的设计为什么加这两个电阻。 求哪位高手帮我解答一下,谢谢。
    发表于 09-20 08:13

    OPA1632负载接在了R3和R5中间,如何计算其传递函数?

    OPA1632手册中的参考电路如下: 1.负载接在了R3和R5中间,如何计算其传递函数? 2.手册中说该电路增益约为0.25,这是指的VO-与输入的比还是指V-与输入的比值? 3.手册中说R5/C3起到滤波的作用,其传递函
    发表于 08-30 12:57

    采用OPA2377设计跨阻放大器,其中R5,R4,R6构成T型反馈回路,请问电容C4的作用是什么?

    1、采用OPA2377设计跨阻放大器,其中R5,R4,R6构成T型反馈回路,请问电容C4的作用是什么? 2、APD接收光信号频率为130MHz,同时将本振信号输入APD实现混频,使得APD输出信号频率为
    发表于 08-09 07:41

    佳能EOS R5 Mark II相机配置:45MP堆栈式CMOS传感器+4K120p

     据悉,近日关于佳能EOS R5 Mark II的传闻频繁出现,今日外媒DigitalCameraWorld透露其部分参数信息,并预计将于本月正式发布。
    的头像 发表于 05-13 16:11 1208次阅读

    超高性价比 ARM Cortex -A53教学实验箱快来提走

    丨►A53超高性价比基于SamsungS5P6818,ARMCortex-A53八核处理器,主频1.4GHz,集成Mali-400MP4图形处理器,支持3D图形流畅运行,支持1080P大尺寸高清视频
    的头像 发表于 04-23 08:32 1984次阅读
    超高性价比 ARM Cortex -<b class='flag-5'>A53</b>教学实验箱快来提走

    适用于ARM Cortex®—A53处理器和FPGA TPS65219 数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53处理器和FPGA TPS65219 数据表.pdf》资料免费下载
    发表于 04-01 16:23 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b>处理器和FPGA TPS65219 数据表

    适用于 ARM Cortex®—A53 处理器TPS65219-Q1数据表

    电子发烧友网站提供《适用于 ARM Cortex®—A53 处理器TPS65219-Q1数据表.pdf》资料免费下载
    发表于 03-27 13:46 0次下载
    适用于 ARM Cortex®—<b class='flag-5'>A53</b> 处理器TPS65219-Q1数据表

    适用于ARM Cortex®—A53处理器A53处理器和FPGA的集成电源管理IC TPS65220数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53处理器A53处理器和FPGA的集成电源管理IC TPS65220数据表.pdf》资料免费下载
    发表于 03-27 10:04 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b>处理器<b class='flag-5'>A53</b>处理器和FPGA的集成电源管理IC TPS65220数据表

    适用于ARM Cortex®—A53处理器和 FPGA的集成电源管理IC TPS65220数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53处理器和 FPGA的集成电源管理IC TPS65220数据表.pdf》资料免费下载
    发表于 03-06 14:56 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b>处理器和 FPGA的集成电源管理IC TPS65220数据表

    适用于ARM Cortex—A53处理器和FPGA TPS65219数据表

    电子发烧友网站提供《适用于ARM Cortex—A53处理器和FPGA TPS65219数据表.pdf》资料免费下载
    发表于 03-06 14:46 0次下载
    适用于ARM Cortex—<b class='flag-5'>A53</b>处理器和FPGA TPS65219数据表

    适用于ARM Cortex®—A53 处理器TPS65219-Q1数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53 处理器TPS65219-Q1数据表.pdf》资料免费下载
    发表于 03-06 14:11 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b> 处理器TPS65219-Q1数据表

    适用于AM64x Arm®Cortex®-A53 处理器的TPS6521855 电源管理 IC数据表

    电子发烧友网站提供《适用于AM64x Arm®Cortex®-A53 处理器的TPS6521855 电源管理 IC数据表.pdf》资料免费下载
    发表于 02-28 13:57 0次下载
    适用于AM64x Arm®Cortex®-<b class='flag-5'>A53</b> 处理器的TPS6521855 电源管理 IC数据表

    AD9742 R4和R5的作用是什么?

    请教各位前辈,R4和R5的作用,以及添加DVDD的作用
    发表于 12-18 07:18

    Banana Pi [BPi-R3-Mini] 产品和主线 ImmortalWrt 固件支持

    BananaPi BPi-R3 Mini 采用 MediaTek 830(4 个 A53,最高 2.0 GHz),具有 2 个 2.5 GbE、AX4200 2.4G/5G 无线和 USB 2.0
    的头像 发表于 11-30 14:38 768次阅读
    Banana Pi [BPi-<b class='flag-5'>R</b>3-Mini] 产品和主线 ImmortalWrt 固件支持