共模电流是如何干扰PCB中电路的呢

以一个不接地设备为例，如图1所示，当外部干扰以共模的方式施加在电源线上时，由于信号电缆与参考地之间的分布电容的存在，导致共模干扰电流可以从电源线经过PCB，最后通过信号电缆与参考接地板之间的分布电容入地（图1中箭头线所示）。

图1 浮地设备干扰流过PCB

图1所示的例子中，共模干扰电流的路径已非常明确，并且可以明显地看到共模干扰电流流过了PCB，那么共模电流是如何干扰PCB中电路的呢？原因是当共模干扰电流流过产品内部电路时，由于地系统中的阻抗相对较低，导致大部分的共模干扰电流会沿着PCB中的地层或地线流动。图2是共模电流流过PCB时形成对电路干扰的原理图。

如图2所示，对于单端传输信号，当同时注入信号线和地线上的共模干扰信号进入电路时，在IC1的信号的接口处，由于S1与GND所对应的阻抗不一样（S1较高，GND较低），共模干扰信号会转化成差模干扰信号，并出现在S1与GND之间。这样，干扰首先会对IC1的输入接口的信号产生影响。滤波电容C的存在，使IC1的第一级输入受到保护，即在IC1的输入信号接口和地之间的差模干扰被C滤除或旁路（如果没有C的存在，出现在S1与GND之间差模干扰电平就会直接影响IC1的输入信号）。然后，大部分会沿着PCB中的低阻抗地层从一端流向另一端，后一级的干扰将会在共模干扰电流流过地系统中产生。（当然，这里忽略了串扰因素，串扰的存在将使干扰电流的流经路径复杂化，因此串扰的控制在EMC设计中也是非常重要的一步，这将会在以后的文章中讨论。）图2中的Z0V表示PCB中两个集成电路之间的地阻抗，US表示集成电路IC1向集成电路IC2传递的信号电压。

图2 共模电流流过PCB时形成对电路干扰的原理图

共模干扰电流流过地阻抗Z0V时，Z0V的两端就会产生压降UCM≈Z0V×Iext。该压降对于集成电路IC2来说相当于在IC1传递给它的电压信号US上又叠加了一个干扰信号UCM，这样IC2实际上接收到的信号为Us+UCM，这就是影响IC2输入接口正常工作电平的干扰。干扰电压的大小不但与共模瞬态干扰的电流大小有关，还与地阻抗Z0V的大小有关。当干扰电流大小一定的情况下，干扰电压UCM的大小由Z0V决定。也就是说，PCB中的地线或地平面阻抗与电路的瞬态抗干扰能力有直接关系（关于地平面阻抗的分析将在以后文章进行讲述）。

图3是两种不同情况下的地阻抗与频率关系。由图3可知，一个完整（无过孔、无裂缝）的地平面，在100MHz的频率时，只有约3.7毫欧的阻抗。这说明，即使有100A的电流流过3.7毫欧的阻抗，也只会产生0.37V的压降。对于3.3V TTL电路来说，这是可以承受的，因为3.3V TTL电路总是要在0.8V以上的电压下才会发生逻辑转换。3.3V TTL电路逻辑状态如图4所示。

图3 两种不同情况下的地阻抗与频率关系

如果PCB中的地不采用平面设计而采用印制线（如单面板或双面板），那么按图3所示，3cm的印制地线地阻抗约为20欧姆，这样当由100A的电快速瞬变脉冲群共模电流流过时，产生的压降约为200V。

图4 3.3V TTL电路逻辑状态

200V的压降对3.3VTTL电路来说是非常危险的，可见PCB中地阻抗对抗干扰能力的重要性。实践证明，对于3.3V TTL电路来说，共模干扰电流在地平面上的压降小于0.8V时，电路状态不会受到影响。对于2.5V TTL电路，这些电压将会更低（0.2V和1.7V），从这个意识上，3.3V TTL电路比2.5VTTL电路具有更高的抗干扰能力（这种方法可以用于产品设计时对产品进行EMC分析和风险评估）。

对于PCB中的差分传输信号，当共模电流ICM流过地平面时，也必然会在地平面的阻抗Z0V两端产生压降，当共模电流ICM一定时，地平面阻抗越大，压降越大。像单端信号被干扰的原理一样，这个压降犹如施加在差分线的一根信号线与0V地之间，即图5中所示的UCM1、UCM2、UCM3、UCM4。由于差分线对的一根线与0V地之间的阻抗Z1、Z2和接收器与发送器的输入/输出阻抗ZS1、ZS2总是不一样的（寄生参考的影响，实际布线中不可能做到，两根差分线对的对地阻抗一样），造成UCM1、UCM2、UCM3、UCM4的值也不相等，差异部分即转化为差模干扰电压Udiff，对差分信号电路产生干扰。可见，对于差分电路来说，地平面的阻抗也同样重要，同时PCB布线时，保证差分线对的各种寄生参数平衡一致也很重要。

图5 共模干扰电流对差分电路的干扰原理

审核编辑 ：李倩