0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技VC Formal DPV可对任何数据路径块进行签核

科技绿洲 来源:新思科技 作者:新思科技 2022-05-09 16:16 次阅读

我们生活在大数据的世界中:B站日均播放量17亿次,微信每天发送约500亿条信息。预计到2025年,全球每天生成的数据量有望达到463EB。

如此庞大的数据量,需要采用浮点算术运算的芯片才能够以最快的速度和最高的精度进行处理、存储、分析和共享。而验证这些芯片上的数据处理逻辑(数据路径)的正确性至关重要。历史证明,未能及时发现错误将会导致高昂的代价。

鉴于此,新思科技很早就开始研究验证复杂数据路径逻辑的方法。例如,基于仿真的传统验证方法效率低、耗时长,而且对于无遗漏地验证这些复杂的数学函数根本不切实际。以一个两个32位操作数的简单数学运算为例子,其中就会包含264个操作数对。假设处理速度为每秒30亿次模拟速度,则需要195个计算年。这导致计算资源根本无法得到充分和高效利用。

形式验证使用数学方法来证明或反驳预期算法的正确性,可提供一种有效、高效且可追溯的解决方案。在对函数正确性至关重要的复杂控制和数据路径逻辑进行验证时,它可对仿真方法起到补充作用。认识到设计架构师趋向于将规范编写为C或C++参考模型,新思科技的研究团队开始致力于开发一种验证技术来确定硬件设计人员创建的RTL是否等效于C/C++模型。复杂数据路径专用验证解决方案HECTOR(High-level Equivalence C++ to RTL)由此诞生。

过去20年间,新思科技不断升级形式求解器,性能越来越完善,促使许多客户开始使用HECTOR来验证CPUGPU网络和安全性应用中的ALU、FPU和DSP块。2017中,HECTOR技术被整合到新思科技 VC Formal® Datapath Validation (DPV) App中,该应用现已能够支持所有现代C++语言和基于业界领先的新思科技 Verdi® SoC Debug Platform的完整调试环境。VC Formal DPV成为业界首个用于对数据路径元素进行无遗漏验证的商用形式验证工具。

VC Formal DPV针对独立开发的模型提供等效性检查,无遗漏地验证RTL实现是否与可信的C/C++参考模型等效,并且可用于无遗漏地验证C到C、C到RTL,以及RTL到RTL等连续设计改进,而无需任何验证平台、断言或覆盖率要求。VC Formal DPV可以灵敏地检测极端缺陷,从而避免代价高昂的错误发生。该技术嵌入了:

快速高效的形式算法,包括加入多个求解器用于解算复杂的数学逻辑

快速收敛技术,包括自动设计分区和多处理器支持

高级调试支持,包括一个集成的调试器,支持单步调试C/C++代码

灵活的语言支持:Verilog、VHDL、SystemVerilog、C、C++

VC Formal DPV可提供100%的信任度,其RTL设计实现符合C/C++参考算法,因此与基于仿真的技术相比,可以显著加快数据路径组件的签核。

随着电子设备变得越来越智能人工智能AI)和机器学习(ML)芯片被广泛应用于许多领域。由于AI/ML芯片使用浮点运算来处理大量数据,因此VC Formal DPV非常适合此类芯片设计,获得了全球AI/ML初创企业的大量部署。

为了帮助企业采用数据路径验证方法,新思科技提供了经过形式验证的全面的C++数学库来验证RTL,并且还为交钥匙项目的培训和执行提供咨询服务。

数据路径验证的前景十分光明。新思科技凭借20多年的HECTOR技术投入和不断革新,其VC Formal DPV可对任何数据路径块进行签核。

审核编辑:彭菁
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 人工智能
    +关注

    关注

    1781

    文章

    45190

    浏览量

    232502
  • 新思科技
    +关注

    关注

    5

    文章

    739

    浏览量

    50122
  • 数据路径
    +关注

    关注

    0

    文章

    4

    浏览量

    6291
收藏 人收藏

    评论

    相关推荐

    思科技面向台积公司先进工艺加速下一代芯片创新

    套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。 新思科技物理验证解决方案已获得台积公司N3P和N2工艺技术认证,可加速全芯片物理。 新
    发表于 05-11 11:03 182次阅读
    新<b class='flag-5'>思科</b>技面向台积公司先进工艺加速下一代芯片创新

    STM32F103VC使用simulation和虚拟串口进行串口数据收发时,进不了IDLE中断的原因?

    单片机:STM32F103VC,keil版本:5.18; 在使用simulation和虚拟串口进行串口数据收发时,数据能够正常发送,但是接收数据
    发表于 04-26 07:09

    Ansys多物理场解决方案获得英特尔代工认证

    Ansys的多物理场解决方案已经成功获得英特尔代工(Intel Foundry)的认证,这一认证使得Ansys能够支持对采用英特尔18A工艺技术设计的先进集成电路(IC)进行核验
    的头像 发表于 03-11 11:25 436次阅读

    Ansys和英特尔代工合作开发多物理场解决方案

    Ansys携手英特尔代工,共同打造2.5D芯片先进封装技术的多物理场解决方案。此次合作,将借助Ansys的高精度仿真技术,为英特尔的创新型2.5D芯片提供强大支持,该芯片采用EMIB技术实现芯片间的灵活互连,摒弃了传统的硅通孔(TSV)方式。
    的头像 发表于 03-11 11:24 386次阅读

    思科技携手台积公司推出“从架构探索到” 统一设计平台

    思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到”的完整解决方案。
    的头像 发表于 01-12 13:40 354次阅读
    新<b class='flag-5'>思科</b>技携手台积公司推出“从架构探索到<b class='flag-5'>签</b><b class='flag-5'>核</b>” 统一设计平台

    思科路由器型号怎么查

    思科(Cisco)是全球领先的网络设备制造商,提供各种类型的路由器。要查找思科路由器的型号,可以通过以下几种途径进行查询: 官方网站:思科的官方网站是最可靠且最直接的来源。在
    的头像 发表于 12-15 11:07 971次阅读

    【北京线下】就在明天!数字设计与研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加 “ 2023 Cadence 中国技术巡回研讨会 - 数字设计与北京专场” 。会议将集聚Cadence 的开发者与资深技术专家,与您
    的头像 发表于 12-07 09:30 247次阅读
    【北京线下】就在明天!数字设计与<b class='flag-5'>签</b><b class='flag-5'>核</b>研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    Cadence 解决方案助力 Samsung Foundry 的 5G 网络 SoC 设计取得新突破

    优势 1 Samsung Foundry 使用 Cadence Tempus Timing Solution 和 Quantus Extraction Solution 成功实现 SF5A 设计
    的头像 发表于 12-04 10:15 336次阅读

    【北京线下】开始报名!数字设计与研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加 “ 2023 Cadence 中国技术巡回研讨会 - 数字设计与北京专场” 。会议将集聚Cadence 的开发者与资深技术专家,与您
    的头像 发表于 11-16 16:30 267次阅读
    【北京线下】开始报名!数字设计与<b class='flag-5'>签</b><b class='flag-5'>核</b>研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    【深圳线下】就在明天!数字设计与研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享数字设计与解决方案,并与
    的头像 发表于 10-30 11:35 288次阅读
    【深圳线下】就在明天!数字设计与<b class='flag-5'>签</b><b class='flag-5'>核</b>研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    【成都线下】就在明天!数字设计与研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享数字设计与解决方案,并与
    的头像 发表于 10-23 11:55 332次阅读
    【成都线下】就在明天!数字设计与<b class='flag-5'>签</b><b class='flag-5'>核</b>研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    Formal Verify形式验证的流程概述

    Formal Verify,即形式验证,主要思想是通过使用数学证明的方式来验证一个修改后的设计和它原始的设计,在功能上是否等价。
    的头像 发表于 09-15 10:45 653次阅读
    <b class='flag-5'>Formal</b> Verify形式验证的流程概述

    与fpga如何共用一flash?

    与fpga如何共用一flash? 目前fpga开发板上只有一个flash,用nuclei 向软中下载程序掉电就不跑了,请问怎么解决?
    发表于 08-12 06:05

    明天|一步左移到位:动静结合,VC SpyGlass如何加速复杂CDC验证

    原文标题:明天|一步左移到位:动静结合,VC SpyGlass如何加速复杂CDC验证 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 08-10 17:40 404次阅读
    明天|一步左移到位:动静结合,<b class='flag-5'>VC</b> SpyGlass如何加速复杂CDC验证

    SIMATIC S7-1500数据介绍其应用(1)

    数据用于存储用户数据及程序中间变量。新建数据时,默认状态是优化的存储方式,且数据
    的头像 发表于 07-24 15:13 2249次阅读
    SIMATIC S7-1500<b class='flag-5'>数据</b><b class='flag-5'>块</b>介绍其应用(1)