0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence分析 3D IC设计如何实现高效的系统级规划

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2022-05-23 17:13 次阅读

本文作者:Guozhi XuCadence公司 DSG Product Validation Group

Cadence Integrity 3D-IC 平台是业界首个全面的整体 3D-IC 设计规划、实现和分析平台,以全系统的视角,对芯片的性能、功耗和面积 (PPA) 进行系统驱动的优化,并对 3D-IC 应用的中介层、封装和印刷电路板进行协同设计。

近几年,随着摩尔定律的失效,集成电路的设计发展逐渐从传统的二维平面转向立体,人们获得了三维带来的诸多优势,比如:更短的引线、更低的功耗、更高的性能和带宽、更小的封装尺寸、以及更好的良率,但同时三维设计也带来了新的挑战:例如设计的聚合与管理、额外的系统级验证等。

过去行业中的解决方案多借助于点工具搭建的流程,裸片和裸片、裸片和封装之间的设计缺少联系,无法进行早期的探索和获得反馈。为了使集成后的系统仍能满足设计要求,必须过度设计以留下余量,造成性能受限并且成本高昂。

Cadence 在 2021 年推出的 Integrity 3D-IC 平台,正是为了应对这些挑战而设计。

Cadence Integrity 3D-IC 平台集成了 3D 设计规划与物理实现,能够支持系统级的早期和签核分析,全面完整地助力设计者实现由系统来驱动的 PPA 目标。

3D-IC的流程包括从系统级规划,到单个芯片物理实现,再到系统级分析和验证。

今天我们主要介绍:

Cadence Integrity 3D-IC 系统级规划

1.系统级规划和优化

2.系统连接性检查

3.Integrity 3D-IC 与系统分析工具的融合

1. 系统级规划和优化

芯片的堆叠

Feedthrough 的插入

Bump 的规划与优化

3D 图形界面

在传统的 3D-IC 设计当中,系统级规划通常是通过人工规划来实现的。这使得系统级的更新需要比较长的迭代周期。Integrity 3D-IC 系统级规划工具可自动高效地实现芯片的堆叠、feedthrough 的插入、Bump 的规划和优化等功能。工具可以实时显示每个操作的结果,让用户对于设计的结果一目了然。

与此同时,TCL 命令的引入让用户可以像使用数字后端工具一样,通过脚本来进行系统设计和定制自动化流程。这也是 Integrity 3D-IC 平台最为突出的特点之一。

芯片的堆叠:

在 Integrity 3D-IC 当中,用户可以在图形界面上或者 TCL 命令轻松地更改芯片的摆布和堆叠。Integrity 3D-IC 支持所有的堆叠方式,包括 Face-to-Face, Face-to-Back, Back-to-Back 和 Back-to-Face。堆叠方式更新的结果也能够实时显示在图形界面上。

c9a74cea-da5c-11ec-ba43-dac502259ad0.png

c9e97192-da5c-11ec-ba43-dac502259ad0.png

Feedthrough 的插入:

系统的输入输出通常存在于封装上,上层芯片输入输出信号有时候需要穿过下层芯片,而并不与下层芯片发生数据交换,这样的路径我们称为 feedthrough。比如在下图所示的系统中,bottom_die 当中的路径A起到了连接 top_die 和封装 PKG 的作用。这样的路径就是 feedthrough :

ca136934-da5c-11ec-ba43-dac502259ad0.gif

然而,feedthrough 路径可能并没有被插入到下层芯片的逻辑网表当中。比如上图所示路径A,就可能直接由 PKG 的端口连接到 top_die 的端口。Integrity 3D-IC 提供了自动插入 feedthrough 的功能。

在下图当中,我们列出了一些比较常见的 feedthrough 的插入:

ca59802c-da5c-11ec-ba43-dac502259ad0.png

Bump 的规划与优化:

Bump 的规划和芯片当中的功能模块密切相关。如果 Bump 距离功能模块的输入输出太远,会对时序产生不好的影响。Integrity 3D-IC 可以快速地完成基于芯片功能模块的 Bump 规划。用户可以分区域指定 Bump pattern(包括Bump cell,Bump pitch,stagger等),从而可以对不同的 power domain 或 IP block 区域创建不同的 Bump,如下图所示:

ca7d8e72-da5c-11ec-ba43-dac502259ad0.png

Bump 规划完成之后,需要检查 Bump 之间的连接关系有没有交叉的部分。如果发生交叉,对后续的 Bump 绕线有比较大的影响。我们最好能够在系统级规划的阶段解决交叉的问题,避免绕线完成之后再进行迭代。

Integrity 3D-IC 提供了一种自动解决连接交叉的方案:

将比较关键的 Bump 端固定,对另一端进行自动优化。经过优化,达到 Bump 连接交叉比较少的状态,从而让后续 Bump 绕线变得更加容易。

cac63d48-da5c-11ec-ba43-dac502259ad0.png

3D图形界面:

芯片设计进入三维之后,连接关系也从平面走向立体。Integrity 3D-IC 推出了三维图形界面,让 3D-IC 设计更加直观具体。

cae7cb7a-da5c-11ec-ba43-dac502259ad0.png

cb1f8ab0-da5c-11ec-ba43-dac502259ad0.gif

2.系统连接性检查

芯片间接口连接性实时自动检查

系统连接关系图

在 3D-IC 设计中,芯片间接口连接性是非常关键的,会直接影响最后的 LVS 核签。Integrity 3D-IC 提供了自动检查和手动检查两种方式。

芯片间接口连接性实时自动检查:

Integrity 3D-IC 提供了实时自动检查的功能,用来检查做完 Bump 规划和优化之后,Bump 的物理连接关系是不是和逻辑连接关系一致。这个检查是实时的,不需要通过LVS签核工具来进行迭代。

如果有悬空的 Bump、Bump offset、不正确的 Bump 物理连接等问题都会被报出来。用户可以在早期解决这些问题,从而避免在物理实现做完之后才通过 LVS 核签工具发现这些问题,增加迭代的周期。这个检查有一点类似于 Innovus 当中的 connectivity check。

cb3eb7c8-da5c-11ec-ba43-dac502259ad0.png

系统连接关系图:

在系统连接性检查当中,用户如果想对某一条路径的连接性进行 debug,可以使用 Integrity 3D-IC 的系统连接关系图。这个图可以将特定路径的全部系统连接关系显示出来。用户可以基于结果进行调试。

cb60309c-da5c-11ec-ba43-dac502259ad0.png

3.

Integrity 3D-IC

与系统分析工具的融合

cbc8d534-da5c-11ec-ba43-dac502259ad0.png

在做完系统级规划之后,我们希望能够直接进入物理实现工具做芯片物理实现,或者进入分析和验证工具做早期系统分析验证。

Integrity 3D-IC 和 Cadence 的数字后端工具 Innovus、模拟版图工具 Virtuoso、封装设计工具 Allegro 工具等都实现了不同程度的集成。不同工具之间可以实现数据的无损交换和设计环境的自由切换。

Integrity 3D-IC 也提供了和部分常用 Cadence 分析工具的接口,包括热分析工具 Celsius、功耗分析工具 Voltus、静态时序分析工具 Tempus、物理验证工具 Pegasus。工具提供了 Flow Manager 的图形界面,来方便用户方便地使用各种分析验证工具,而不受制于分析验证工具使用经验这部分内容我们后续会做具体详细的介绍,这里就不再赘述。

至此,我们简单地介绍了 Integrity 3D-IC 系统级规划平台的特点,包括系统级规划和优化、系统连接性检查、Integrity 3D-IC 与其他工具的融合。希望 Integrity 3D-IC 能够方便越来越多工程师的系统设计,加速优秀的芯片产品落地,推动后摩尔时代的发展。

Integrity 3D-IC 介绍:

Cadence Integrity 3D-IC 平台提供了一个高效的解决方案,用于部署 3D 设计和分析流程,以实现强大的硅堆叠设计。该平台是 Cadence 数字和签核产品组合的一部分,支持 Cadence 公司的智能系统设计战略(Intelligent System Design) ,旨在实现系统驱动的卓越 SoC 芯片设计。

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子系统设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 cadence.com。

2022 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5387

    文章

    11533

    浏览量

    361647
  • IC设计
    +关注

    关注

    38

    文章

    1295

    浏览量

    103920
  • 封装
    +关注

    关注

    126

    文章

    7874

    浏览量

    142896
  • Cadence
    +关注

    关注

    65

    文章

    921

    浏览量

    142080
  • 3DIC
    +关注

    关注

    3

    文章

    83

    浏览量

    19386

原文标题:3D-IC 设计之如何实现高效的系统级规划

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cadence携手TSMC开发3D IC设计基础架构

    全球电子设计创新企业Cadence设计系统公司日前宣布其与TSMC在3D IC设计基础架构开发方面的合作。
    发表于 06-11 09:47 1206次阅读

    如何建立正确的3D-IC设计实现流程和实现项目高效管理的挑战

    Integrity 3D-IC 平台具有强大的数据管理功能,能够实现跨团队的一键数据同步与更新。同时,Integrity 3D-IC 支持灵活的 3D-IC
    的头像 发表于 07-19 09:34 1786次阅读
    如何建立正确的<b class='flag-5'>3D-IC</b>设计<b class='flag-5'>实现</b>流程和<b class='flag-5'>实现</b>项目<b class='flag-5'>高效</b>管理的挑战

    Cadence推出Clarity 3D场求解器,拥有近乎无限的处理能力

    楷登电子今日发布Cadence® Clarity™ 3D Solver场求解器,正式进军快速增长的系统分析和设计市场。与传统的三维场求解器
    的头像 发表于 04-13 09:23 1.1w次阅读

    Cadence 凭借突破性的 Integrity 3D-IC 平台加速系统创新

    3D-IC 平台,这是业界首个综合性、高容量的3D-IC 平台,将三维 3D 设计规划、实施和系统分析集成在一个统一的座舱中。 Inte
    发表于 10-14 11:19

    TSMC 和 Cadence 合作开发3D-IC参考流程以实现真正的3D堆叠

    基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence®3D-IC
    发表于 09-26 09:49 1442次阅读

    Cadence Integrity 3D-IC平台Ô支持TSMC 3DFabric技术,推进多Chiplet设计

    Cadence 3D-IC Integrity 平台在统一的环境中提供 3D 芯片和封装规划实现系统
    发表于 10-28 14:53 2342次阅读

    Cadence Integrity 3D-IC平台进行工艺认证

    Integrity 3D-ICCadence 新一代多芯片设计解决方案,它将硅和封装的规划实现,与系统分析和签核结合起来,以
    的头像 发表于 11-19 11:02 3616次阅读

    Cadence Clarity 3D Solver 2022版本发布 电磁设计同步分析功能提高效

    Cadence Clarity 3D Solver 2022版本发布 电磁设计同步分析功能提高效率 最新的电磁设计同步分析功能有助于提高
    的头像 发表于 04-29 14:42 5277次阅读

    Integrity™3D-IC平台助力设计者实现驱动PPA目标

    Cadence Integrity 3D-IC 平台是业界首个全面的整体 3D-IC 设计规划实现
    的头像 发表于 05-23 16:52 2038次阅读
    Integrity™<b class='flag-5'>3D-IC</b>平台助力设计者<b class='flag-5'>实现</b>驱动PPA目标

    3D IC制造技术已成主流,异构3D IC还有待进步

    多年来,3D IC技术已从初始阶段发展成为一种成熟的主流制造技术。EDA行业引入了许多工具和技术来帮助设计采用3D IC路径的产品。最近,复杂的SoC
    发表于 09-16 10:06 1270次阅读

    Cadence Integrity 3D-IC Platform荣膺“年度EDA/IP/软件产品”

    此次获奖的 Integrity 3D-IC 平台是 Cadence 于 2021 年 10 月推出的突破性产品,它是业界首款完整的高容量 3D-IC 平台,可将设计规划、物理
    的头像 发表于 11-11 10:19 790次阅读

    7.2小时完成868个HBM封装端口——Cadence Clarity 3D Solver仿真案例详解

    导读:Cadence公司在2019年推出 Clarity 3D Solver场求解器,正式进军快速增长的系统分析和设计市场。与传统的三维场
    的头像 发表于 11-23 10:41 3115次阅读

    产品资讯 | 3D-IC 设计之自底向上实现流程与高效数据管理

    做到多颗芯片灵活堆叠,芯片设计团队要实现质量最佳、满足工期要求、具有成本效益的设计,面临着如何建立正确的3D-IC设计实现流程和如何实现设计数据&项目的
    的头像 发表于 07-24 16:25 880次阅读
    产品资讯 | <b class='flag-5'>3D-IC</b> 设计之自底向上<b class='flag-5'>实现</b>流程与<b class='flag-5'>高效</b>数据管理

    Cadence 扩大了与 Samsung Foundry 的合作,依托 Integrity 3D-IC平台提供独具优势的参考流程

    ❖  双方利用 Cadence 的 Integrity 3D-IC 平台,优化多晶粒规划实现,该平台是业界唯一一个整合了系统
    的头像 发表于 07-06 10:05 602次阅读

    系统分析大讲堂:Clarity 3D Solver 课程新内容

    )。Clarity 3D Layout 为叠层设计结构的 S 参数模型提取提供了完整的解决方案,适用于 IC 封装和 PCB 设计等。它提供更为精准的电磁解决方案,在同类型的 3D 有限元分析
    的头像 发表于 12-26 12:20 1382次阅读
    <b class='flag-5'>系统分析</b>大讲堂:Clarity <b class='flag-5'>3D</b> Solver 课程新内容