Cadence® 数字全流程获（GF） 12LP/12LP+工艺平台认证

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence® 数字全流程获得了 GlobalFoundries （GF） 12LP/12LP+ 工艺平台认证，以推动移动和消费市场的航空航天、超大规模计算、人工智能、移动和消费电子应用的设计。此项认证证明，Cadence 数字全流程满足了 GF 为12LP/12LP+ 工艺平台规定的所有精度、集成度和结果质量 （QoR） 标准，使双方的共同客户能够更快地实现功耗、性能和面积 （PPA） 目标，并以更短的设计周期向市场交付新产品。

Cadence 的工具针对 GF 12LP/12LP+ 工艺平台进行了优化，并使用行业标准的高效处理器内核进行了认证。通过认证的工具包括 Innovus™ 设计实现系统、Genus™ 综合解决方案、Tempus™ 时序签核解决方案、Voltus™ IC 电源完整性解决方案、Quantus™ 提取解决方案、Litho Physical Analyzer （LPA） 光刻物理分析工具和 Pegasus™ 验证系统。

数字全流程通过 Cadence iSpatial 技术为 GF 12LP/12LP+ 用户提供了额外的优势，使其可使用通用用户界面和数据库从 Genus 物理综合无缝过渡到 Innovus 设计实现。该流程还提供了统一的实现、时序和 IR 签核引擎，通过同时完成所有物理、时序和可靠性目标的设计收敛，提供了增强的签核收敛。

“Cadence 数字全流程面向我们的 12LP/12LP+ 工艺平台获得的认证，验证了物理实现和签核方法的准确性。” GF 设计支持副总裁 Richard Trihy 表示，“通过与 Cadence 的合作，我们可以为客户提供一个值得信赖的解决方案，以加快设计实现过程，这对于打造新兴航空航天、超大规模计算和人工智能应用，并希望快速向市场交付新产品的客户来说尤为关键。”

“通过我们的数字全流程提供的集成和创新，使用 GF 12LP/12LP+ 工艺平台的客户可以信心十足地专注于实现 PPA 目标。” Cadence 公司数字与签核事业部产品总监 Kam Kittrell 表示，“GF 在 Cadence 数字全流程上进行了全面的关联检查，给用户提供了额外的保障，确保他们可以快速实现高性能设计，以便在各自的市场上保持竞争力。”

Cadence 数字全流程提供了更好的可预测性和更快的设计收敛途径，支持 Cadence 的智能系统设计 （Intelligent System Design™） 战略，旨在实现 SoC 卓越设计。

审核编辑：彭静