Codasip采用Imperas进行RISC-V处理器验证

Codasip已采用Imperas参考设计和用于 Codasip IP的Imperas DV解决方案。

Codasip 已在其 DV 测试平台中包含 Imperas 黄金参考模型，以确保有效的验证流程能够适应各种灵活的功能和选项，同时在未来内核的整个路线图中进行扩展，以实现对功能质量的严格确认。

RISC-V 是一种模块化架构，它提供了许多不同排列的基本指令、标准可选扩展和自定义指令——这引发了对实现和碎片风险的担忧。Codasip 的内部测试已经使用了内部指令精确模型、多种直接和随机测试来源（内部和外部提供）以及多种不同的技术来检查和确保处理器合规性。Imperas 可配置参考模型已经过全面测试，并启用了支持此综合视图所需的所有配置选项。

位于法国 Sophia-Antipolis 的 Codasip 工程团队审查了不断发展的 RISC-V 规范、完整的 Codasip 处理器 IP 产品组合、扩展和可配置功能以及未来路线图计划所面临的挑战。Imperas 解决方案被认为是支持运营工作负载和规模要求的理想选择。Codasip 工程团队围绕 Imperas RISC-V 参考模型设置了基础设施和测试框架，以有效测试所有配置，并能够适应新的路线图功能。

“Imperas 是 RISC-V 仿真技术和处理器验证的先驱，”Codasip 验证总监 Philippe Luc 说。“虽然处理器验证不是一个新问题，但有许多 RISC-V 供应商提供定制和不同级别的验证或一致性：客户理所当然地关注质量和碎片化。Codasip 对我们严格的验证方法感到非常自豪——使用 Imperas 作为我们质量流程的重要组成部分，进一步扩大了我们的差异化。Imperas 的独立性、声誉和技术实力为我们的客户提供了对我们‘同类最佳’RISC-V 处理器的进一步保证，”

Imperas Software Ltd 首席执行官 Simon Davidmann 补充说：“Codasip 为 RISC-V 市场提供了一系列处理器解决方案，这些解决方案可为各种应用提供优化的性能。该处理器 IP 的设计验证是 Codasip 在向下一代 IP 转移时继续提供最高质量处理器的基础。每个附加的可选功能都会使验证工作量大致翻倍。Imperas 方法通过使用模拟将持续集成/持续开发应用到复杂的处理器 DV 环境来支持 Codasip 的开发，并在不影响可选功能的情况下提供效率优势。Imperas 和 Codasip 有着共同的愿景，即提高质量对于 RISC-V 的成功至关重要。”

可用性

Codasip 的 Imperas RISC-V 参考模型现已推出，可引导客户和合作伙伴进行软件开发，并作为虚拟平台的基础。