0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RISC-V设计的基本安全协处理器PUFiot

星星科技指导员 来源:嵌入式计算设计 作者:Sam Chung 2022-06-01 11:06 次阅读

2021 年连接的物联网设备数量超过 460 亿,预计到 2030 年将达到惊人的 1250 亿。这将显着改变半导体市场,因为每个物联网设备都需要一个处理器内核来有效处理大量数据和相关交易。为了充分利用这种市场潜力,RISC-V 架构已成为 SoC 设计人员替代 x86 或 ARM 的新选择,这要归功于其开放的指令格式和低成本。

然而,随着物联网市场的不断扩大,对抗性攻击的破坏性也在不断扩大。连接应用程序的安全性现在是其设计的基本要素。连接的设备必须能够相互验证,确保安全的数据传输,并包括安全存储。虽然RISC-V 的安全指南仍在制定中,但为 RISC-V 用户提供有效的即插即用解决方案以加强 SoC 及其他产品的安全性至关重要。

需要什么样的设计来保护物联网应用?

在大多数情况下,需要考虑六个关键的 SoC 安全因素……

可信执行环境 (TEE):隔离需要更高安全级别的代码、数据和内存。

信任根:保护关键的安全参数;包括唯一 ID、证书、密钥和安全存储。

安全启动:阻止未经授权的操作系统和应用程序运行。

静态数据安全性:以加密/模糊的形式存储数据,具有可靠的访问控制以防止泄漏。

传输中的数据安全性:在传输前利用密钥对数据进行加密,以防止被截取。

安全 OTA 更新:确保现场的固件或软件更新以加密密文形式提供,并且不允许降级。

仅靠 CPU 无法达到这六个安全因素。芯片的设计需要一个密钥存储单元和一组密码算法来帮助 CPU 执行安全功能,包括身份验证、加密、解密和完整性检查,以实现这些功能。此外,安全操作(与非安全操作分开)需要一个隔离且可信的安全执行环境。还应实施防篡改设计,以保护安全环境免受攻击。

考虑到这些风险,经验丰富的设计人员通常会使用带有硬件信任根和防篡改设计的安全协处理器,以支持 CPU 执行应用程序和服务的所有必要安全功能。

弥补现有协处理器的不足

安全协处理器负责系统内与安全相关的事务,并允许 CPU 安全地执行其主要功能。实施后,硬件加速的安全协处理器将保护敏感信息并比 CPU 更有效地执行安全功能,而不会影响其计算能力。这不仅简化了系统设计,而且提高了整体性能。

在其架构中,ARM 提供与其 CPU 集成的 CryptoCell-312 作为安全协处理器来处理安全操作。相比之下,RISC-V 生态系统仍在成熟,还没有适合安全协处理器的解决方案。RISC-V 用户必须自行开发或采用合作伙伴的 IP 才能获得上述安全功能。如果他们选择内部开发,可能会出现一些挑战。他们有足够能力的安全开发团队吗?它将如何影响上市时间?自主研发的安全功能能否获得认证?当技术问题出现时,他们处理的能力如何?最后,成本是多少?所有这些挑战都可以通过采用来自有能力的合作伙伴的集成 IP 来避免。

现有解决方案缺乏全面的硬件信任根,也没有提供稳固的安全边界,因此容易受到攻击。市场上的大多数安全协处理器可能涵盖一到两个关键功能,但不足。例如,一些协处理器不支持某些加密算法,容易受到攻击,或者没有通过第 3 方认证。有些没有为密钥提供安全存储,导致协处理器从安全边界之外检索密钥(想象将您的密钥留在前门的保险库)。即使包括安全密钥存储在内的选项也存在不可避免的缺点,需要在生产过程中将密钥一一注入芯片,这使得制造或操作成本高昂且难以操作。一些协处理器对所有产品都有相同的激活密钥,

所有这些不足之处最终都可能成为物联网设备中的漏洞,这将不可避免地成为黑客入侵网络的目标。因此,即使是仅传输非敏感数据的微型物联网设备,如果被黑客操纵也可能造成巨大伤害。类似的事件数不胜数,最近的一次是 2021 年 5 月,当时最大的输油管道系统 Colonial Pipeline 遭到攻击。他们不仅关闭了整个管道,政府甚至还发布了区域紧急声明。仅支付的赎金就损失了420万美元。

PUFiot 支持 RISC-V 架构的片上安全性

为了解决 RISC-V 生态系统中缺乏完整的安全协处理器的问题,PUFsecurity 的集成 IP 解决方案之一 PUFiot,是终极答案。它受到多层设计的保护,利用了一整套完全集成的硬件安全 IP。与纯粹基于软件的设计不同,PUFiot 的安全边界基于硬件的物理分离,因此建立了完善的可信执行环境 (TEE)。图 1 展示了 PUFiot 的设计架构。PUFiot 的核心是模拟硬件信任根设计。硬件信任根包含 eMemory 的专利 NeoPUF,为每个芯片提供唯一的芯片指纹 (UID),并提供 Riscure 认证的防篡改安全 OTP 用于密钥存储,防止对关键安全参数的物理/电气攻击。硬件信任根还带有一个真随机数生成器 (TRNG),

poYBAGKW1-mAfrT9AADkWUCPcxk839.png

图1:PUFiot的设计架构

PUFiot 支持一整套 NIST CAVP 认证和第 3 方认证的中国 OSCCA 硬件密码算法。由于模块化设计,PUFiot 加密算法的定制仍然很灵活。这意味着用户的要求,例如在 SM4 和 AES 之间进行选择,可以在一个简单的过程中得到满足。因此,PUFiot 可以满足 RISC-V 当前和未来的安全要求。除了安全功能外,众多的数字和模拟防篡改设计进一步加强了 PUFiot,使其成为可靠的安全协处理器。同样,为了降低整个 SoC 系统设计的复杂性,PUFiot 支持用于寄存器访问控制的标准 APB 控制接口和具有标准 AXI4 控制接口的 DMA,以快速访问存储在系统内存中的大量数据。

连同 NIST 标准的密钥包装 (KWP) 和密钥派生函数 (KDF) 以保护密钥的使用和导出,PUFiot 可以为 RISC-V 物理内存保护 (PMP) 按需生成多个密钥,以分别保护每个应用程序。此外,PUF 的特性非常适用于安全启动和安全 OTA 更新,因为不同物联网设备上的相同软件每个都有其密钥。因此,我们可以为即将进入市场的数十亿新物联网设备奠定坚实的安全基础。图 2 显示了以 PUFiot 作为其安全协处理器的 RISC-V SoC 设计。

poYBAGKW1--AIi_8AAEXxuXo2gI987.png

图 2:包含 PUFiot 的 RISC-V SoC 设计

结论

为了保护 IoT 应用程序,PUFsecurity 利用芯片指纹技术来强化信任根,并开发了 PUFiot,这是一种具有广泛安全边界的安全协处理器,可以轻松集成到安全的 RISC-V 系统中。PUFiot 支持物联网世界所需的零接触部署。通过硬件加速的安全功能和访问控制,PUFiot 还满足云应用中的零信任安全要求。因此,PUFiot 作为一种安全解决方案非常适合配备 RISC-V 处理器的物联网设备。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19259

    浏览量

    229657
  • 芯片
    +关注

    关注

    455

    文章

    50721

    浏览量

    423166
  • 物联网
    +关注

    关注

    2909

    文章

    44567

    浏览量

    372810
收藏 人收藏

    评论

    相关推荐

    Rivos全新产品采用Andes晶心科技NX45 RISC-V处理器

    专注于加速数据分析和生成式AI工作负载的RISC-V主要会员公司Rivos与32/64位RISC-V处理器内核的领先供货商、RISC-V创始会员Andes晶心科技,宣布Rivos已获得
    的头像 发表于 12-04 10:37 219次阅读

    RISC-V能否复制Linux 的成功?》

    ,创建实现自有加速算法的自定义异构集群。RISC-V作为一种ISA,我们一开始是在处理器内核中采用吸引人的通用构建块,然后在此基础上进行构建,同时还利用最好的商业工具增强使用者的信心。所以,IP
    发表于 11-26 20:20

    全志T536系列处理器特性概述 集成RISC-V E907处理器

    CSI、5M ISP;此外,T536处理器还集成双千兆以太网、PCIe2.1/USB3.1、Localbus、4*CANFD、17*UART、SDIO、SPI、PWM、I2C等接口。   特性: 集成四核 Cortex-A55和RISC-V E
    的头像 发表于 11-18 15:21 904次阅读
    全志T536系列<b class='flag-5'>处理器</b>特性概述 集成<b class='flag-5'>RISC-V</b> E907<b class='flag-5'>协</b><b class='flag-5'>处理器</b>

    risc-v在人工智能图像处理应用前景分析

    长时间运行或电池供电的设备尤为重要。 高性能 : 尽管RISC-V架构以低功耗著称,但其高性能也不容忽视。通过优化指令集和处理器设计,RISC-V可以在处理复杂的人工智能图像
    发表于 09-28 11:00

    浅谈国产异构双核RISC-V+FPGA处理器AG32VF407的优势和应用场景

    传统的ASIC(专用集成电路)设计,FPGA的灵活性使得其开发成本更低,且能够快速响应市场变化。RISC-V的开源特性也进一步降低了开发成本。 安全性与可靠性 : 异构处理器可以通过硬件隔离等
    发表于 08-31 08:32

    risc-v的发展历史

    了基于RISC-V指令集的服务处理器,安谋科技也推出了RISC-V MCU等产品。 学术界与开源社区:RISC-V架构在学术界和开源社区中
    发表于 07-29 17:20

    RISC-V适合什么样的应用场景

    设计使得开发者可以灵活选择所需的指令集和模块,以满足嵌入式系统的各种性能要求。 3. 人工智能(AI)和机器学习(ML) 高性能计算:RISC-V结合AI加速处理器,可以提供高效
    发表于 07-29 17:16

    RISC-V在中国的发展机遇有哪些场景?

    RISC-V结合AI加速,可以在AI领域提供高效的计算解决方案。 定制化需求:RISC-V允许添加专门的加速
    发表于 07-29 17:14

    浅析RISC-V领先ARM的优势

    处理器,无需支付高额的授权费用。 相比之下,ARM虽然也基于精简指令集计算(RISC)原理,但其指令集架构是闭源的,并且需要付费获取授权。这种闭源性和商业授权模式限制了ARM在某些领域,尤其是学术研究
    发表于 06-27 08:45

    请问ESP32s3 ULP RISC-V处理器是否支持ADC的读取?

    我在ULP RISC-V处理器的例程中,没有发现有对ADC的操作,请问RISC-V处理器目前
    发表于 06-14 07:38

    国产RISC-V MCU推荐

    。 ESP32-S3集成了两个协处理器,分别基于RISC-V指令集 (ULP-RISC-V) 和有限状态机FSM 架构 (ULP-FSM)。处理器
    发表于 04-17 11:00

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 1116次阅读

    RISC-V 基础学习:RISC-V 基础介绍

    缩写 [###] 用于标识处理器位宽,取值[32, 64,128],也就是处理器的寄存位宽 [abc...xyz] 标识该处理器支持的指令模块集合 比如:RV64IMAC, 表示6
    发表于 03-12 10:25

    芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息安全保护以及加解密功能。
    的头像 发表于 03-11 11:01 1375次阅读
    芯来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统解决方案

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18