0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

分层DFT实施在最大化SoC吞吐量方面的重要性

星星科技指导员 来源:嵌入式计算设计 作者:嵌入式计算设计 2022-06-02 10:42 次阅读

先进的测试设计 (DFT) 技术提供了高效的测试解决方案,以应对更高的测试成本、更高的功耗、测试面积和更低几何尺寸的引脚数。

先进的测试设计 (DFT)技术提供了高效的测试解决方案,通过提高顺序触发器的可控性和可观察性来处理更高的测试成本、更高的功耗、更高的测试面积和更小尺寸的引脚数。反过来,这提高了 SoC 的良率。可靠性和可测试性是当今 ASIC 世界的重要因素。

SoC 只不过是在单个硅衬底上集成多个处理器内核、微控制器接口DSP数字信号处理器)和存储器的集成电路。在这个时代,它是任何数字系统中最重要的部分之一,因为它有助于节省电力、成本和空间。

内核只不过是 SoC 设计公司的知识产权或 IP 内核。SoC 设计公司为内核提供测试,而 SoC 设计人员提供对嵌入在芯片上的内核的测试访问。它是通过插入带有测试逻辑的包装器结构来插入包装器链的层次结构。我们可以最大限度地减少核心测试问题,并可以减少 SoC 的顶层管脚数。

本文简要介绍了分层 DFT 技术的重要性,该技术利用包装链来克服测试大型 SoC 设计的问题。它显着减少了 ATPG 测试时间、内存占用和引脚数。最终,它缩短了上市时间。

测试核心包装器

对于 DFT,可以在 SoC 级集成之前单独测试每个内核。在进行集成时,当它们配置为内部测试模式时,可以单独或分组测试内核的内部逻辑。但是,当配置为外部测试模式时,可以测试内核的周边逻辑。通过这样做,我们主要关心的是在不同的配置中划分 SoC 测试,以大大减少模式生成工作,进而减少测试时间。

包装细胞结构

pYYBAGKYJHOATrl8AACj6k9ugAU140.png

测试包装模式

向内或 INTEST 模式

在 INTEST 模式下,通过驱动输入包装单元的输入,我们测试分区并通过输出包装单元捕获输出。这是通过禁用内核外部的扫描链来完成的。它有助于使用 ATPG 对分区核心进行隔离测试。在捕获期间,输入包装器单元使用单独的输入包装器扫描启用信号进行移位,这避免了从分区外部捕获 x。而输出包装单元捕获分区的内部状态。

poYBAGKYJHyABwX6AAB8sAmlxrE309.png

(图[2]:向内(测试)模式)

外向或 EXTEST 模式

在 EXTEST 模式下,封装器被启用并配置为驱动和捕获设计之外的数据。它本质上通过在这种模式下绕过它来禁用内部链。因此,它也减少了 ATPG 测试时间。要测试分区和展开逻辑之间的顶层逻辑,我们可以使用这种模式。在捕获阶段,值被分区外的输入包装单元捕获,并且输出包装单元在捕获期间移动,以避免从分区的未驱动的内部扫描链中捕获 x。

pYYBAGKYJIOAIwR9AAB3M5Iuklo127.png

(图[3]:外向(外部)模式)

分层 DFT 方法

pYYBAGKYJIqAeCa7AADzgMimIRE478.png

(图[4]:分层DFT实现(从核心到芯片级))

大型设计问题,如工具内存、大 ATPG 运行时间和引脚限制,可以通过分层 DFT 技术解决。在这种方法中,芯片可以被分成多个更小的块或内核,可以有效地访问和处理。由于在核心级别生成模式,它会减少引脚数、内存和测试运行时间。也可以并行运行内核。

每当内核配置为内部模式时,输入包装器就会启动到内核中,并且输出包装器会观察内核输出。在这种情况下,将测试包装器边界内的核心逻辑。所有链都连接到压缩器,它生成可以重新定位到顶层的核心级别模式。它还有助于合并多个核心的模式。对于外部模式,所有包装链都连接到核心边界,并为顶层生成模式。当涉及到全芯片级时,所有包装器链和顶级链都连接到顶级压缩器。

分层 DFT 流

poYBAGKYJJGAUKBYAAF2Vff99bQ473.png

(图[5]:测试访问机制)

图 5 显示了顶层管脚在各个内核层压缩器逻辑和顶层压缩器逻辑之间共享。它导致执行分层 DFT 的顶层芯片管脚减少。可以单独测试单个内核,也可以并行测试以减少测试时间。扫描插入到块级别。当块在顶层组装时,链可以通过以下两种方式之一连接:连接或直接连接到 I/O。在级联扫描链方法中,来自一个块的扫描链与来自另一个块的链级联。

分层 DFT 的优点/缺点:

使用分层 DFT 的一些优点是:

通过使用自动化工具,我们可以在 SoC 级别组装核心级别的链。

如果核心层级链是平衡的,那么工具就很容易平衡 SOC 层级链。

通过保持有限数量的用于扫描链的引脚是可以管理的。

它提供了更多的核心级渠道。

ATPG 运行时间更短,需要更少的内存,从而显着减少了测试时间。

一些缺点是:

当设计包含多个时钟边沿并在扫描链穿过内核时在上升沿和下降沿之间来回遍历时导致移位问题时触发触发器。

为了避免时序问题,我们必须通过使用锁定锁存器来处理内核级别和 SoC 级别的不同时钟域。

万一,在单核级别出现的时序问题可能会损坏所有其他内核,因为链在多个内核中使用。

在本文中,我们探讨了包装器的重要性和包装器单元的类型。如上所述,包装器的特征和功能访问以及包装器对不同块的访问。我们已经看到了使用包装器的分层 DFT 方法以及围绕核心逻辑的包装器单元的互连。最后,我们提到了包装器的生成以及如何使用包装器核心来最小化面积和性能影响。分层核心包装器具有广泛的工业用途,我们已经展示了使用包装器单元的结果。eInfochips为大型 SoC 使用分层 DFT 实施成功地为其大多数客户 提供DFT 解决方案。

作者:Sunil Bhatt,Chintan Panchal,B. Ashok Kumar

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    452

    文章

    50194

    浏览量

    420699
  • soc
    soc
    +关注

    关注

    38

    文章

    4092

    浏览量

    217748
  • 触发器
    +关注

    关注

    14

    文章

    1995

    浏览量

    61009
收藏 人收藏

    评论

    相关推荐

    TMS320VC5510 HPI吞吐量和优化

    电子发烧友网站提供《TMS320VC5510 HPI吞吐量和优化.pdf》资料免费下载
    发表于 10-16 09:35 0次下载
    TMS320VC5510 HPI<b class='flag-5'>吞吐量</b>和优化

    TMS320C6474模块吞吐量

    电子发烧友网站提供《TMS320C6474模块吞吐量.pdf》资料免费下载
    发表于 10-15 13:52 0次下载
    TMS320C6474模块<b class='flag-5'>吞吐量</b>

    TMS320C6474通用总线架构(CBA)吞吐量

    电子发烧友网站提供《TMS320C6474通用总线架构(CBA)吞吐量.pdf》资料免费下载
    发表于 10-15 10:29 0次下载
    TMS320C6474通用总线架构(CBA)<b class='flag-5'>吞吐量</b>

    TMS320DM36x SoC架构和吞吐量

    电子发烧友网站提供《TMS320DM36x SoC架构和吞吐量.pdf》资料免费下载
    发表于 10-14 10:51 0次下载
    TMS320DM36x <b class='flag-5'>SoC</b>架构和<b class='flag-5'>吞吐量</b>

    TMS320C6472/TMS320TCI6486的吞吐量应用程序报告

    电子发烧友网站提供《TMS320C6472/TMS320TCI6486的吞吐量应用程序报告.pdf》资料免费下载
    发表于 10-14 09:27 0次下载
    TMS320C6472/TMS320TCI6486的<b class='flag-5'>吞吐量</b>应用程序报告

    求助,关于使用iperf测量mesh节点吞吐量问题求解

    我把esp-mesh-lite的no-route例程和iperf例程合在一起,想测试两个mesh节点间tcp通信的吞吐量,实际过程中一开始流量正常,数秒后客户端发数据这边monitor卡死没有任何
    发表于 07-23 06:59

    罗德与施瓦茨与联发科技展示基于FR1下行三载波聚合的最大吞吐量测试

    近日举办的2024世界移动大会·上海,罗德与施瓦茨(R&S)与联发科技(MediaTek)两大业界巨头携手,共同展示了一项令人瞩目的技术成果——基于FR1下行三载波聚合的最大吞吐量测试。此次合作不仅
    的头像 发表于 06-27 18:10 955次阅读

    用Iperf例程测试ESP32-C6的TCP通信,吞吐量很低的原因?

    为什么我用官网的Iperf例程测试ESP32-C6的TCP通信,吞吐量才0.33Mbps
    发表于 06-06 07:47

    工业网络交换机端口数量和速度的重要性与选择指南

    工业自动化领域,建立高效稳定的工业网络至关重要。工业网络交换机作为工业网络的核心设备之一,其端口数量和速度直接影响着网络的扩展性、吞吐量和稳定性。本文将探讨工业网络交换机的端口数量和速度对工业网络的
    的头像 发表于 04-09 09:52 549次阅读
    工业网络交换机端口数量和速度的<b class='flag-5'>重要性</b>与选择指南

    如何提高CYBT-243053-02吞吐量

    你好我们一直使用“EZ-Serial Firmware: v1.4.13.13 Sep 22 2023 10:24:41”测试“CYBT-243053-02”,我们得到的吞吐量比 PUART 高
    发表于 02-27 06:56

    ADC噪声系数的重要性

    为单位,对转换器具有十分重要的意义,因为要在数字域中对噪声频谱密度进行处理,以便区分并最终挑出频段中的目标信号。 总之,要把增益放在适当的位置,确保整个信号链中的输入和输出满量程信号均实现最大化
    发表于 12-19 06:18

    使用GaN HEMT设备最大化OBCs的功率密度

    随着电动汽车(EVs)的销售增长,整车OBC(车载充电器)的性能要求日益提高。原始设备制造商正在寻求最小化这些组件的尺寸和重量以提高车辆续航里程。因此,我们将探讨如何设计、选择拓扑结构,以及如何通过GaN HEMT设备最大化OBCS的功率密度。
    的头像 发表于 12-17 11:30 982次阅读
    使用GaN HEMT设备<b class='flag-5'>最大化</b>OBCs的功率密度

    GD32VW553吞吐量及场景功耗测试指南应用说明

    电子发烧友网站提供《GD32VW553吞吐量及场景功耗测试指南应用说明.pdf》资料免费下载
    发表于 12-14 10:20 1次下载
    GD32VW553<b class='flag-5'>吞吐量</b>及场景功耗测试指南应用说明

    影响ATE电源系统吞吐量的关键因素

    从串行设备测试改变为并行设备测试可以显著地增加测试系统吞吐量。测试执行活动的大部分可能涉及使用DC电源设置条件和进行测量。配置测试系统,使其能够使用多个直流电源同时对多个设备执行测试,是显著提高测试吞吐量的一种经济有效的方法。
    发表于 11-29 12:36 338次阅读
    影响ATE电源系统<b class='flag-5'>吞吐量</b>的关键因素

    完整地平面的重要性

    完整地平面的重要性
    的头像 发表于 11-28 16:54 886次阅读
    完整地平<b class='flag-5'>面的</b><b class='flag-5'>重要性</b>