0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence Integrity 3D-IC自动布线解决方案

Cadence楷登 来源:Cadence楷登 作者:李玉童、张飞 2022-06-13 14:14 次阅读

作者:李玉童、张飞

Cadence 公司 DSG Product Validation Group

InterposerBus Routing with

Integrity 3D-IC

2.5D/3D-IC 目前常见的实现是基于中介层的 HBM-CPU/SOC 设计,Integrity 3D-IC 将以日和周为单位的手动绕线加速到秒级和分钟级,轻松满足性能、信号电源完整性与设计迭代的多重要求,为高带宽高数据吞吐量的机器学习、超算、高性能移动设备、端计算等应用提供最佳设计支持。

在迈向先进制程的进程中,硬件功能的扩展不断地受到挑战,使得超大规模计算中心人工智能(AI)设计对运算效能和数据传输的要求不断地提高。先进系统单晶片(SoC)在尺寸上已经到了光罩的极限,因此需要找到创新的解决方案来延续摩尔定律,并且降低功耗、提高效能。

在同一封装中将晶片做 3D 立体堆叠,和使用硅中介层的多小晶片系统 2.5D 封装,已经成为新的解决方案。当然,这两种方式也面临着各自的挑战。

如今,许多设计使用硅中介层连接多个晶粒来实现 2.5D 整合。中介层的物理实现涉及晶片之间的布线(如 HBM 和 ASIC 之间)或晶片和封装基板之间的布线。空间拥塞和有限布线层数带来极大挑战。此外,片间互连通常须要经过比片上互连更长的距离,因此它们必须尽可能直线连接,减少转折及跳层次数,并且必须满足信号完整性和长距离走线特殊的要求。

传统手动布线为应对上述挑战需耗费海量人工时间,而 Cadence Integrity 3D-IC 能以更高的完成质量大大加速这一流程:

Cadence Integrity 3D-IC

自动布线解决方案的优势

极短的运行时间(以分钟为单位)

近乎 100% 的屏蔽率

均匀分布的线长

尽量少的过孔数量

1Integrity 3D-IC 平台

可以实现最佳自动布线

不同类型的产品对于 HBM 的数量和摆放位置有着不同的需求。无论 HBM 的摆放的位置如何,HBM 和 SoC 的连接都有如下共同的设计挑战。

设计挑战

1总线布线 – HBM 设计是为了满足高带宽高数据吞吐量的要求,为了使得高位宽的各个位数据同步到达,HBM 和中央 SoC/CPU/ASIC 的数据必须以物理总线模式连接。

2线长限制 – 晶粒间互联本来就很可能远长于晶粒内连线长度,所以要尽可能缩短布线长度。

3同层绕线 – 为了提高更好的信号均一特性以及减少跳层,需要尽可能多在同层绕线。

4灵活的信号线与屏蔽线配置 – 设计者有灵活配置信号线和屏蔽线的宽度以及间距甚至所用层的需求。

下图是一个比较常见的 2.5DIC HBM 和 SoC 平面布局图, SoC 居中布置,左右两边各放两个 HBM:

这些复杂的设计挑战使得后端工程师、封装工程师和系统设计工程师在使用传统工具进行中介层手动设计时不得不花费海量的时间和人力不断进行调整,而调整之后的结果也未必最佳,不得不进行大量的高时间成本和工具成本的设计迭代修正。一个典型的中介层设计常常需要数周之久。

为了解决传统工具手动设计中介层布线的痛点,Cadence 推出 Integrity 3D-IC 平台中介层全自动布线流程:

Integrity 3D-IC 可以方便的读入 Bump 摆放数据并以总线模式将来自不同晶片的 Bump 进行最佳布线连接。下图展示了针对中介层的 Integrity 3D-IC 设计流程,该流程已被广泛应用于各种 2.5D/3D-IC 设计流程中并已得到流片验证。

2Integrity 3D-IC 平台

提供简明直观的交互式用户界面

如前文所述,中介层设计中用户会根据实际产品对信号线和屏蔽线的宽度、间距、布线层提出各种各样复杂变化的定制化需求。

为此,Cadence Integrity 3D-IC 平台提供简明直观的交互式用户界面:

中介层自动布线的交互界面

1用户只需键入 Bump 区域范围和布线参数工具就会自动抓取指定区域的 Bump,并根据指定的参数,对 Bump 自动分组,并选取优化的布线组合。

2如果用户没有指定 Bump 区域,Integrity 3D-IC 会扫描整个芯片,把符合 HBM 形式的 Bump 全部抓取出来并自动分类。

3信号线的宽度和间距可以通过设计规则指定,也可以由用户直接指定。屏蔽线的宽度和间距可由用户界面指定,也可以由 Integrity 3D-IC 根据屏蔽参数在信号线中间自动计算预留空间以确保屏蔽的有效和完全。

此外批处理布线模式允许用户生成脚本文件,以便保存和复现。Integrity 3D-IC 还可以根据布线的资源自动计算宽度和间距,在需要的时候还可以考虑 45 度连接。最终通过超级命令 Route Design-Bump 将所有 Bump 连接布线自动完成。

3Integrity 3D-IC 平台

中介层自动布线实例

在主干(Trunk)部分,Integrity 3D-IC 严格地使用总线模式布线,并用同一层金属尽可能的延伸到 Bump 附近。为了减少过孔的使用,即使在 Bump 附近,Integrity 3D-IC 也是用同一层金属拐弯而不跳线,尽可能保证线上电阻电容的均一性。在 Trunk 部分,屏蔽率是 100%,在接近 Bump 的布线,短线部分缺省不加屏蔽。用户可以选择是否要把高层的短线和引脚一起都加上屏蔽。

Trunk 部分的屏蔽率是 100%

Bump 区域布线

两侧 Bump 区域有偏移

当用户使用多于 6 个 HBM 时,由于 SoC 尺寸小。HBM 的 Bump 无法和 SoC 的 Bump 完全对齐。如果采用 90 度的折线拐弯,既浪费布线资源,又会造成线长差异。Integrity 3D-IC 检测到这种情况会自动采用 45 度布线方式:

45 度折线局部细节

虽然我们强烈推荐用户使用全自动布线以实现分钟级的快速布线,Integrity 3D-IC 也提供强大友好的编辑复制功能。但在一组 Bump 布线完成后,用户可以对这组布线进行眼图仿真,当 SI/PI 都达到指标后,用户可以选中这一组的线和过孔,通过灵活的平移、翻转、旋转的动作把线和过孔复制到另一组 Bump 上,Integrity 3D-IC 会自动对目标 Bump 完成同样的布线连接。

Cadence Integrity 3D-IC 能将日趋复杂的 2.5D/3D 中介层布线速度提高上万倍(周分钟),从而大大加快设计的迭代速度,为复杂电子系统的设计者们提供了无限优化的可能!

原文标题:3D-IC 设计之中介层自动布线

文章出处:【微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 3D
    3D
    +关注

    关注

    9

    文章

    2875

    浏览量

    107488
  • IC设计
    +关注

    关注

    38

    文章

    1295

    浏览量

    103920
  • Cadence
    +关注

    关注

    65

    文章

    921

    浏览量

    142084
  • 布线
    +关注

    关注

    9

    文章

    771

    浏览量

    84322

原文标题:3D-IC 设计之中介层自动布线

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cadence与Samsung Foundry开展广泛合作

    (GAA)节点上 AI 和 3D-IC 半导体的设计速度。Cadence 与 Samsung 的持续合作大大推进了业界要求最苛刻应用中的系统和半导体开发,如人工智能、汽车、航空航天、超大规模计算和移动应用。
    的头像 发表于 08-29 09:24 573次阅读

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,Cadence 对 PCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,并感谢 PCI-SIG 提供的平台。在 PCI-SIG 开发者大会迎来 32 周年之际,Cadence 宣布面向 HPC/AI 市场推出完整的 PCIe
    的头像 发表于 08-29 09:14 508次阅读
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 IP<b class='flag-5'>解决方案</b>

    剖析 Chiplet 时代的布局规划演进

    3D-IC和Chiplet设计所带来的挑战及其对物理布局工具的影响,并讨论EDA(电子设计自动化)供应商如何应对这些挑战。 Part 1 3D-IC 和异构芯片出现对设计带来的影响 3D-IC
    的头像 发表于 08-06 16:37 365次阅读
    剖析 Chiplet 时代的布局规划演进

    Samsung 和Cadence3D-IC热管理方面展开突破性合作

      企业若想保持领先地位,往往需要在快速发展的技术领域中培养战略合作伙伴关系并开展前沿创新。Samsung 和 Cadence3D-IC 热管理方面的突破性合作就完美诠释了这一策略。此举不仅
    的头像 发表于 07-16 16:56 827次阅读

    Cadence与Intel Foundry的战略合作取得重大成果

    设计套件 (PDK),逐步深化了两家公司在多个 Intel 工艺节点上的 3D-IC 赋能、EDA 流程和 IP 开发方面的合作。
    的头像 发表于 06-26 11:24 725次阅读

    借助云计算加速3D-IC可靠性的机械应力模拟

    《半导体芯科技》杂志文章 Ansys公司最近与台积电和微软合作开发联合解决方案,该解决方案为分析2.5D/3D-IC多芯片系统中的机械应力提供了高容量云
    的头像 发表于 06-03 16:05 469次阅读
    借助云计算加速<b class='flag-5'>3D-IC</b>可靠性的机械应力模拟

    Cadence与台积电深化合作创新,以推动系统和半导体设计转型

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)与台积电(TSMC)深化了双方的长期合作,官宣了一系列旨在加速设计的创新技术进展,包括从 3D-IC 和先进制程节点到设计 IP 和光电学的开发。
    的头像 发表于 04-30 14:25 591次阅读

    解决方案|基于3D视觉技术的铝合金板件刷油烘干自动化上下料

    针对铝合金板件刷油烘干上下料过程中的自动化需求,我们提出了一套基于3D视觉引导的解决方案。该方案通过引入先进的3D视觉技术,实现了对板件的高
    的头像 发表于 04-20 17:45 322次阅读
    <b class='flag-5'>解决方案</b>|基于<b class='flag-5'>3D</b>视觉技术的铝合金板件刷油烘干<b class='flag-5'>自动</b>化上下料

    友思特案例 | 双目散斑3D视觉引导自动化上下料解决方案

    高精度3D相机+零代码编写算法模块+智能机械臂,友思特一站式自动化上下料解决方案,能够显著而高效地提高生产线效率与智能化程度。
    的头像 发表于 03-19 16:48 696次阅读
    友思特案例 | 双目散斑<b class='flag-5'>3D</b>视觉引导<b class='flag-5'>自动</b>化上下料<b class='flag-5'>解决方案</b>

    3D-IC 以及传热模型的重要性

    本文要点缩小集成电路的总面积是3D-IC技术的主要目标。开发3D-IC的传热模型,有助于在设计和开发的早期阶段应对热管理方面的挑战。开发3D-IC传热模型主要采用两种技术:分析法和数值计算法。传统
    的头像 发表于 03-16 08:11 852次阅读
    <b class='flag-5'>3D-IC</b> 以及传热模型的重要性

    Cadence携手Intel代工厂研发先进封装流程,助力HPC、AI及移动设备

    Cadence Allegro® X APD(用以实现元件布局、信号/电源/接地布线、设计同步电气分析、DFM/DFA及最后制造输出)、Integrity3D-IC Platfor
    的头像 发表于 03-13 10:05 714次阅读

    台积电它有哪些前沿的2.5/3D IC封装技术呢?

    2.5/3D-IC封装是一种用于半导体封装的先进芯片堆叠技术,它能够把逻辑、存储、模拟、射频和微机电系统 (MEMS)集成到一起
    的头像 发表于 03-06 11:46 1636次阅读
    台积电它有哪些前沿的2.5/<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>封装技术呢?

    PCB设计布线Cadence 20问

    Cadence Allegro现在几乎成为高速板设计中实际上的工业标准,版本是2011年5月发布的Allegro 16.5。和它前端产品 Capture 的结合,可完成高速、高密度、多层的复杂 PCB 设计布线工作。
    发表于 01-05 15:34 580次阅读

    系统分析大讲堂:Clarity 3D Solver 课程新内容

    )。Clarity 3D Layout 为叠层设计结构的 S 参数模型提取提供了完整的解决方案,适用于 IC 封装和 PCB 设计等。它提供更为精准的电磁解决方案,在同类型的
    的头像 发表于 12-26 12:20 1382次阅读
    系统分析大讲堂:Clarity <b class='flag-5'>3D</b> Solver 课程新内容

    Cadence AI 驱动的多物理场系统分析解决方案助力纬创大幅提升产品开发速度

     Optimality  Intelligent System Explorer 和 Cadence Clarity  3D Solver ,用于设计其复杂的 800G 网络交换机。 纬创
    的头像 发表于 12-25 10:10 529次阅读
    <b class='flag-5'>Cadence</b> AI 驱动的多物理场系统分析<b class='flag-5'>解决方案</b>助力纬创大幅提升产品开发速度