DC-DC降压转换器中的组件权衡

本文将介绍一些在设计 DC-DC 降压转换器时可以使用的一般技巧。

基本 DC-DC 降压转换器电路在开始之前，让我们回顾一下 DC-DC 降压转换器的电路：

降压转换器中的组件权衡

了解您面临的设计权衡非常重要。

为了帮助你，我开发了一个降压设计中“什么影响什么”的矩阵：

乔治·比纳（George Biner）的“什么影响什么”。

主要的权衡是选择电感（与 k 因子成反比，即峰峰值与平均电感电流之比）、输出电容和开关频率，以实现足够的纹波和瞬态响应。

设计人员绝对应该利用稳压器 IC 制造商的设计工具来确定元件值并进行电路仿真。

了解您的电容器

确保电容器在工作频率下具有电容，并知道它们的自谐振频率在哪里。

陶瓷在宽频率范围内性能良好，但电容相对较低。通常，一种电容类型不能覆盖整个频率范围，必须并联使用两种类型（例如陶瓷和电解），陶瓷更靠近电路。

电容器也会因施加偏置电压而损失大量额定电容。

信任但验证：芯片和组件

在第三方制造的带有微小、未标记组件的 PCB 上，您必须相信安装了正确组件的电路板填充器。确保您的信任没有放错地方。

如果您已将芯片发送给制造商进行故障分析，请不要等待结果。这些天的芯片质量水平非常高，芯片不太可能对您不利。这种分析也需要一些时间。同时，您可能会发现真正的问题。

如果您使用的是数字芯片，请验证您更改的设置是否已实际写入芯片，而不仅仅是 GUI。

考虑测试和测量

未经示波器验证，请勿假设直流电压稳定。

测量纹波的过程有很多——执行它的适当设备很昂贵。虽然最好使用花哨的差分探头，但您也可以使用单端探头——只要确保地线非常短并且连接在V out旁边即可。

使用 1x 探针（您可以自己构建）。10x 探头不会有您需要的灵敏度。

高频尖峰通过电感器的寄生电容耦合到输出端。您可能需要减慢上部 MOSFET 的开启速度，以减少底部 MOSFET 的振铃或dv/dt杂散开启，尽管这会降低效率。

分析您的输入电容

输入电容比输出电容了解得少，但可能需要它来满足输入噪声要求并确保您的电路不会缺电流。

输入电容器具有较大的纹波电流，其峰值在 50% 占空比时会产生热量并缩短电容器的使用寿命。确保电流在他们的规格范围内。当您添加更多并行C in时，有一个基本的权衡，因为越来越低的 ESR 将导致更高的纹波电流和更多的热量。要真正降低输入纹波电流，您可能需要一个串联电感。

随着占空比越高，从C in汲取的电流也越高，从而导致芯片上更多的V in下降——如果V in已经很低，因为你更接近于运行到更低的V in限制，这将变得很重要——你可能需要在这些情况下添加C。

提前考虑 PCB 布局

了解电流路径的基础知识和大电流回路的最小化。学校教了很多关于正向电路路径的知识，但没有关于返回路径，它们显示为完美的接地符号！进行布局，使返回电流可以遵循其自然路径（最小化环路）。

保持低电源路径电感。通过它们的脉冲电流会产生电压尖峰和辐射 EMI。大功率过孔是可以的，但应该了解它们的特性。

了解电路节点的阻抗水平并相应地保护它们。例如，误差放大器的求和节点具有高阻抗且对噪声敏感——将其隔离并使其变小。

尊重模拟地、数字地和电源地之间的划分，并提供自然的返回路径。星形接地可避免通过与敏感的低电平电路共享的接地路径运行大的脉冲电流。

了解（并尊重）你的极限

确保遵守热降额曲线——在高温下，最大电流和功耗总是从“标题”值降低。

确保引脚电压永远不会超出操作规范，无论是引脚对地还是引脚对引脚。例如，在其引脚对地规范内激励一个引脚，但违反其引脚对引脚规范到另一个引脚可能会烧毁芯片。

请注意控制器芯片的最小/最大可控开启和关闭时间，并确保您没有将其操作得太接近其限制。