验证IP：芯片设计验证的重要组成部分

对于许多芯片设计验证工程师来说，VIP 很容易代表非常重要的财产，而不是验证知识产权 （VIP）。

VIP 被认为是验证方法的重要组成部分，因为它描述了可重复使用的验证组件库和预定义的功能块，有助于验证片上系统 （SoC） 设计中的复杂接口和协议的正确性。涵盖 MIPI、SerDes、汽车、内存模型、网络、存储和视频的字母表，它们消除了对多种协议专家的需求，因为他们根据协议规范的细节验证设计。在此过程中，它们改进了调试、质量和覆盖范围，加速了项目交付，增加了投资回报并降低了硅片重新设计的风险。

复杂 SoC 的测试平台需要各种 VIP 模块来验证系统级功能并通过生成特定于应用程序的流量和检查器来验证目标性能。模块被插入到测试台中，用于设计检查协议和接口的操作，无论是离散的还是组合的。它们使验证工程师能够检查基本功能，例如系统启动或更详细的探索。由于设计复杂性不断增加，这一点变得越来越重要。它们生成测试来刺激和验证不同的接口和标准总线协议，例如事务/序列、驱动程序和配置组件。特定接口和测试套件的测试计划连接到测试台内的被测/验证设计 （DUT），以模拟或仿真 IP 或 SoC 设计。

虽然 VIP 是一种经过验证且值得信赖的验证商品，但它不是一种验证方法，与通用验证方法 （UVM）、用于构建测试平台的 Accellera 互操作性标准或开放验证方法 （OVM）、方法和模块库不同。他们创建了一个基础架构来支持行业标准接口硬件验证语言 （HVL）、SystemVerilog 和 SystemC 以及方法、UVM 和 OVM。VIP 是符合行业标准的即插即用模块，具有特定用途：验证系统级功能并验证目标性能，同时支持所有流行的验证方法平台。

验证工程师指出需要在良好集成的流程中实现全面的代码覆盖和功能覆盖。VIP 支持无缝的覆盖驱动验证流程，在模拟、仿真或形式验证之间没有覆盖差距。它可用于设计流程中的多个阶段，并可供设计项目的多个供应商使用。

例如，用于仿真和 FPGA 原型设计的 VIP 块以可综合寄存器传输级 （RTL） 代码的形式出现。完全的 API 兼容性将设计从模拟转移到仿真。这些 VIP 模块包括内置智能调试器，提供快速编译和系统级仿真运行时间以及快速固件/软件开发。基础设施框架或测试平台带有激励生成器、监视器、记分板/检查器和功能覆盖模型。

在仿真平台中，VIP 不应与特定的仿真器绑定。在仿真平台中，不应将 VIP 绑定到仿真器。同样，VIP 不应与特定的正式

引擎。对于理想的设计，VIP 需要与平台无关，甚至在平台内，验证引擎也需要与验证引擎无关，以便验证工程师无缝地从一个平台迁移到另一个平台，而不会在此过程中产生任何开销。

无论是非常重要的财产还是验证知识产权，验证小组都将这些模块用作其验证策略的一部分，并将 VIP 视为芯片设计验证流程的重要组成部分。

审核编辑：郭婷