0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

定制RISC-V处理器简化设计验证

星星科技指导员 来源:嵌入式计算设计 作者:Brandon Lewis,Saumi 2022-06-21 09:40 次阅读

RISC-V 被称为开放标准指令集架构 (ISA),其基本指令已被冻结以最小化复杂性。但最近它添加了广泛的自定义扩展和增强功能,使其在构建特定应用系统的 SoC 设计人员中越来越受欢迎。

这些架构中采用的定制功能通常通过硬件/软件协同设计策略得到增强,该策略优化软件以最大限度地发挥 RISC-V 处理器 IP 的专业能力。

但无论系统是否在软硬件协同设计环境中开发,构建稳定的 SoC 设计和验证流程的过程仍然涉及大量设置和耗时的手动更改。研究估计 SoC 验证占用了 SoC 总设计时间和成本的 50-80%,而且使用 RISC-V 处理器的验证工程师的工作量比 Arm SoC 还要多,因为 CPU 本身以及任何定制都必须经过验证。

RISC-硬件设计验证提供商 Imperas 最近的一份声明称:“开源 IP 的日益普及也促进了将验证作为 SoC 项目初始阶段的传入质量检查的团队的增长。” V 处理器模型和用于软件仿真的虚拟原型,读取。“此外,修改或扩展基本核心功能的设计选项从一开始就取决于一个有效的设计验证框架。”

围绕可定制的 RISC-V IP 规范化验证

事实上,随着 RISC-V 的成熟,越来越多的设计团队选择“修改或扩展基本核心功能”,以至于 RISC-V 基金会已经组织了特殊兴趣小组来规范目标用例的扩展功能集。这些工作组可以在下图的左侧看到,自春季发布该表以来,其中许多已经从待处理转变为活动。

pYYBAGKxIgaAanVUAAFr6SGCCxc966.png

作为回应,ImperasDV 工具正在寻求通过与当前 UVM SystemVerilog 技术兼容的“黄金参考模型”来简化 RISC-V SoC 设计验证过程。它的环境采用锁步比较设计验证方法,允许在 Verilog 或 SystemVerilog 中编程的被测设备 (DUT) 运行和构建装配级程序。这有助于解决异步事件,从而在发现错误时减少调试分析时间。

poYBAGKxIg-ANrAYAAJm9fDkFsM487.png

该工具的主要组成部分是:

指令测试生成器

RTL DUT 子系统

功能覆盖测量

测试台/线束

命令 DV 子系统

该工具的外壳可容纳整个 RISC-V ISA,包括特权操作模式,并与最新的 Vector、DSP/SIMD、Bitmanip 和 Crypto (Scalar) 扩展兼容。从架构的角度来看,ImperasDV 提供了一个支持 RISC-V 验证接口 (RVVI) 标准的验证环境。这简化了客户 RTL、参考模型和测试平台之间的集成。

pYYBAGKxIheAd1A_AAJ6f6OzbSE015.png

如前所述,该集成有助于复杂超标量流水线的锁步和比较验证,并且该平台可以容纳多个硬件线程并完成无序指令。Imperas 的黄金参考模型确保平台评估的操作数据正确执行,即使跨不同版本,这要归功于对特定修订的可配置版本控制支持。

开源协同设计现在开始

ImperasDV RISC-V 验证工具链已被许多半导体行业领先的 RISC-V 供应商采用,其中一些供应商已经拥有可工作的硅原型,目前正在开展第二代设计。其中包括 Codasip、EM Microelectronics (Swatch)、NSITEXE (Denso)、Nvidia Networking (Mellanox)、OpenHW Group、MIPS Technology、Seagate Technology、Silicon Labs 和 Valtrix Systems,以及其他尚未公开的公司

当然,我们还没有解决硬件/软件协同设计等式的另一面:嵌入式软件开发。在这里,Imperas 还通过建模和仿真解决方案加快设计周期,只是这些解决方案基于开源开放虚拟平台 (OVP) 模型。

该公司的riscvOVPsim 指令集模拟器 (ISS)允许以高达 1,000 MIPS 的速度开发和调试针对 RISC-V 处理器目标的代码。它利用 Imperas 的 OVP 快速处理器模型库来提供指令精确的单核 RISC-V 配置和变体,甚至被 RISC-V 基金会的合规性框架和测试套件使用。

pYYBAGKxIiGAMCknAAJyD__iF7M074.png

最重要的是,可以从 GitHub 免费下载riscvOVPsim,并且可以在www.ovpworld.org/riscvOVPsimPlus找到包含新 RISC-V 矢量扩展的增强测试套件。

riscvOVPsim 的可用升级包括虚拟平台开发和仿真、多核软件开发、可扩展平台套件和多处理器主机 (MPonMP) 加速软件上的 QuantumLeap 多处理器目标。

Imperas 产品组合以及来自快速发展的 RISC-V 生态系统的其他工具,为您今天开始自己的开放式处理器设计提供了足够的资源。

作者:Brandon Lewis,Saumitra Jagdale

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19091

    浏览量

    228776
  • soc
    soc
    +关注

    关注

    38

    文章

    4087

    浏览量

    217742
  • 仿真
    +关注

    关注

    50

    文章

    4020

    浏览量

    133328
收藏 人收藏

    评论

    相关推荐

    RISC-V,即将进入应用的爆发期

    计算机由控制整体的CPU(中央处理器)和加速两部分构成。在AI计算中,功耗和效率是两个关键因素。RISC-V架构通过其简洁的设计和定制化的扩展,可以实现高效的能量使用。该架构能够通过
    发表于 10-31 16:06

    risc-v在人工智能图像处理应用前景分析

    长时间运行或电池供电的设备尤为重要。 高性能 : 尽管RISC-V架构以低功耗著称,但其高性能也不容忽视。通过优化指令集和处理器设计,RISC-V可以在处理复杂的人工智能图像
    发表于 09-28 11:00

    RISC-V适合什么样的应用场景

    设计使得开发者可以灵活选择所需的指令集和模块,以满足嵌入式系统的各种性能要求。 3. 人工智能(AI)和机器学习(ML) 高性能计算:RISC-V结合AI加速或协处理器,可以提供高效的人工智能计算
    发表于 07-29 17:16

    RISC-V在中国的发展机遇有哪些场景?

    RISC-V结合AI加速,可以在AI领域提供高效的计算解决方案。 定制化需求:RISC-V允许添加专门的加速或协
    发表于 07-29 17:14

    浅析RISC-V领先ARM的优势

    处理器,无需支付高额的授权费用。 相比之下,ARM虽然也基于精简指令集计算(RISC)原理,但其指令集架构是闭源的,并且需要付费获取授权。这种闭源性和商业授权模式限制了ARM在某些领域,尤其是学术研究
    发表于 06-27 08:45

    请问ESP32s3 ULP RISC-V处理器是否支持ADC的读取?

    我在ULP RISC-V处理器的例程中,没有发现有对ADC的操作,请问RISC-V处理器目前还不支持吗?使用的IDF版本为4.4.2。 我想在ULP模式下,通过ADC来读取外部器件
    发表于 06-14 07:38

    RISC-V有哪些优点和缺点

    模块化设计提高了RISC-V的适应性和灵活性。 简洁的指令集:RISC-V的设计简洁,指令数量相对较少,这有助于提高处理器的执行速度和降低功耗。 强大的社区支持:RISC-V拥有庞大的
    发表于 04-28 09:03

    RISC-V有哪些优缺点?是坚持ARM方向还是投入risc-V的怀抱?

    。这种模块化设计提高了RISC-V的适应性和灵活性。 简洁的指令集 :RISC-V的设计简洁,指令数量相对较少,这有助于提高处理器的执行速度和降低功耗。 强大的社区支持 :RISC-V
    发表于 04-28 08:51

    浅谈RISC-V微架构验证方式

    RISC-V 是一个开放的 ISA,任何人都可以接受它并实现处理器。但RISC-V市场的领导者知道,仅仅因为他们不需要支付许可使用费,并不意味着RISC-V是便宜的选择。
    发表于 04-15 11:34 615次阅读
    浅谈<b class='flag-5'>RISC-V</b>微架构<b class='flag-5'>验证</b>方式

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 987次阅读

    芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息安全保护以及加解密功能。
    的头像 发表于 03-11 11:01 1230次阅读
    芯来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统解决方案

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18

    定制化物联网/汽车芯片,Codasip RISC-V处理器IP与开发工具的组合拳

    移动和物联网。10月高通联合谷歌开发基于RISC-V架构的Snapdragon Wear芯片,用于下一代Wear OS手表。RISC-V应用在巨头们的引领下加速发展。   总部位于欧洲的Codasip公司是RISC-V行业先锋企
    的头像 发表于 11-29 10:40 1304次阅读
    <b class='flag-5'>定制</b>化物联网/汽车芯片,Codasip <b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>IP与开发工具的组合拳

    开发出商用的RISC-V处理器还需要哪些开发工具和环境?

    开发出商用的RISC-V处理器还需要哪些开发工具和环境? 处理器是软硬件的交汇点,所以必须有完善的编译、开发工具和软件开发环境(IDE),处理器
    发表于 11-18 06:05

    新思科技重磅发布全新RISC-V处理器系列扩大ARC IP组合

    新思科技全新32位和64位ARC-V处理器IP建立在其数十年的处理器开发经验之上,为设计者提供更广泛的RISC-V IP选择空间
    的头像 发表于 11-10 12:50 681次阅读