0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

通过光刻和蚀刻工艺顺序提高整个晶圆的关键尺寸均匀性(3)

华林科纳半导体设备制造 来源:华林科纳半导体设备制造 作者:华林科纳半导体设 2022-06-22 17:07 次阅读

pYYBAGKy28WAVMxUAABPRBNdtoQ642.jpg

通过调节稳态PEB温度分布实现DI CD的可控性

我们提出的CDU控制方法的一个基本假设是,通过多层烘烤板的区域控制器偏移调整来调整整个晶片的稳态PEB温度分布,可以有效地控制整个晶片的DI CD。这通过在设计实验的一次运行中DI CD和PEB温度分布之间的相关性分析来验证,其中故意提高晶片下半平面中的局部PEB温度,以便降低那里的局部DI CD。图10示出了稳态PEB温度与具有0.82的的DI CD强烈相关。

CDU控制和CDU控制方法

A.具有CD到偏移模型的DI CDU控制方法

只要光刻序列中的CD变化源(例如抗蚀剂厚度变化和显影变化)是系统的和稳定的,并且所产生的CD变化是系统的和稳定的,调整多层烘烤板的PEB分布以补偿这些系统的CD干扰并改善CDU是可行的。该方法依赖于通过诸如CD-SEM或散射测量法的计量工具对系统的跨晶片CD变化的精确捕获,以及对多区PEB烘烤板上PEB温度的空间分布的有效控制。

poYBAGKy28WAKb0uAABxofQaOgM045.jpg

pYYBAGKy28WAV-chAABfQ2xoHTw728.jpg

等离子体蚀刻偏置模型

由于等离子体室设计、气流、气压和其他设备设计问题,等离子体蚀刻工艺通常会引起一定的等离子体蚀刻偏置信号。此外,等离子体蚀刻偏置信号通常是稳定和系统的。这里,等离子体蚀刻偏置特征被定义为测量的跨晶片FI CD(蚀刻后CD)和DI CD(显影后CD)之间的差异,其被表示为等离子体蚀刻偏置信号与蚀刻室的晶片蚀刻速率曲线密切相关。图12示出了我们在我们的工业伙伴的制造厂中使用的蚀刻室的晶片上测量的等离子体蚀刻速率曲线。

poYBAGKy28WABycfAABxgVS1yNk912.jpg

结论和讨论

我们华林科纳采用先进的建模和控制技术,通过有意调整整个晶片的PEB温度分布来补偿晶片的变化源,从而提高整个晶片的晶片均匀度。实验构建了多区PEB热板设备模型通过设计的实验,并结合光刻和蚀刻工艺的工艺模型,可以预测最佳的PEB热板偏移设置,以最小化FI CD变化。实验实现了40%的FI CD变化减少,这验证了所提出的方法的有效性。如果集成计量可用,则有望实现额外的FI CD均匀性改善缩短基线表征和PEB热板设置调整之间的时间延迟。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    27459

    浏览量

    219527
  • 光学
    +关注

    关注

    3

    文章

    753

    浏览量

    36296
收藏 人收藏

    评论

    相关推荐

    表面光刻胶的涂覆与刮边工艺的研究

    随着半导体器件的应用范围越来越广,制造技术也得到了快速发展。其中,光刻技术在制造过程中的地位尤为重要。
    的头像 发表于 01-03 16:22 66次阅读

    【「大话芯片制造」阅读体验】+ 芯片制造过程和生产工艺

    保护,并使其具备与外部交换电信号的能力。整个封装流程包含五个关键步骤:圆锯切、晶片附着、互连、成型以及封装测试。 通过该章节的阅读,学到了芯片的生产制造过程、生产
    发表于 12-30 18:15

    芯片湿法蚀刻工艺

    芯片湿法蚀刻工艺是一种在半导体制造中使用的关键技术,主要用于通过化学溶液去除硅片上不需要的材料。 基本概念 湿法蚀刻是一种将硅片浸入特定的化学溶液中以去除不需要材料的
    的头像 发表于 12-27 11:12 130次阅读

    背面涂敷工艺的影响

    一、概述 背面涂敷工艺是在背面涂覆一层特定的材料,以满足封装过程中的各种需求。这种工艺
    的头像 发表于 12-19 09:54 264次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>背面涂敷<b class='flag-5'>工艺</b>对<b class='flag-5'>晶</b><b class='flag-5'>圆</b>的影响

    【「大话芯片制造」阅读体验】+芯片制造过程工艺面面观

    光刻工艺蚀刻工艺,离子注入工艺,化学机械抛光,清洗工艺检验
    发表于 12-16 23:35

    半导体蚀刻工艺科普

    过度蚀刻暴露硅表面可能会导致表面粗糙。当硅表面在HF过程中暴露于OH离子时,硅表面可能会变得粗糙。
    的头像 发表于 11-05 09:25 279次阅读
    半导体<b class='flag-5'>蚀刻工艺</b>科普

    简述光刻工艺的三个主要步骤

    光刻作为半导体中的关键工艺,其中包括3大步骤的工艺:涂胶、曝光、显影。三个步骤有一个异常,整个
    的头像 发表于 10-22 13:52 645次阅读

    光刻工艺的基本知识

    在万物互联,AI革命兴起的今天,半导体芯片已成为推动现代社会进步的心脏。而光刻(Lithography)技术,作为先进制造中最为精细和关键工艺,不管是半导体芯片、MEMS器件,还是微纳光学元件都离不开
    的头像 发表于 08-26 10:10 875次阅读
    <b class='flag-5'>光刻工艺</b>的基本知识

    详解不同级封装的工艺流程

    (Fan-Out WLCSP)、重新分配层(RDL)封装、倒片(Flip Chip)封装、及硅通孔(TSV)封装。此外,本文还将介绍应用于这些级封装的各项工艺,包括光刻(Photo
    的头像 发表于 08-21 15:10 1706次阅读
    详解不同<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装的<b class='flag-5'>工艺</b>流程

    光刻胶涂覆工艺—旋涂

    为了确保光刻工艺的可重复性、可靠和可接受,必须在基板表面上均匀涂覆光刻胶。光刻胶通常分散在溶
    的头像 发表于 07-11 15:46 803次阅读

    WD4000系列几何量测系统:全面支持半导体制造工艺量测,保障制造工艺质量

    会导致沉积薄膜厚度的不均匀,影响随后的光刻蚀刻过程中创建电路图案的精度。对光刻工艺的影响:影响聚焦;不平整的
    发表于 06-07 09:30 0次下载

    WD4000系列几何量测系统:全面支持半导体制造工艺量测,保障制造工艺质量

    面型参数厚度、TTV、BOW、Warp、表面粗糙度、膜厚、等是芯片制造工艺必须考虑的几何形貌参数。其中TTV、BOW、Warp三个参数反映了半导体
    的头像 发表于 06-01 08:08 913次阅读
    WD4000系列<b class='flag-5'>晶</b><b class='flag-5'>圆</b>几何量测系统:全面支持半导体制造<b class='flag-5'>工艺</b>量测,保障<b class='flag-5'>晶</b><b class='flag-5'>圆</b>制造<b class='flag-5'>工艺</b>质量

    三星拟应用金属氧化物抗蚀剂(MOR)于DRAM EUV光刻工艺

    据悉,MOR作为被广泛看好的下一代光刻胶(PR)解决方案,有望替代现今先进芯片光刻工艺中的化学放大胶(CAR)。然而,CAR在提升PR分辨率、增强抗蚀能力及降低线边缘粗糙度上的表现已无法满足当前
    的头像 发表于 04-30 15:09 1746次阅读

    一文看懂级封装

    共读好书 在本文中,我们将重点介绍半导体封装的另一种主要方法——级封装(WLP)。本文将探讨级封装的五项基本工艺,包括:
    的头像 发表于 03-05 08:42 1398次阅读
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装

    级封装的五项基本工艺

    在本文中,我们将重点介绍半导体封装的另一种主要方法——级封装(WLP)。本文将探讨级封装的五项基本工艺,包括:
    发表于 01-24 09:39 1964次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装的五项基本<b class='flag-5'>工艺</b>