关于AXI4-Stream协议总结分享
AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；
二、握手机制
只有当VALID和READY同时为高时，才能进行传输。
VALID和READY信号的先后顺序有一下三种形式：
2.1VALID早于READY信号
2.2READY信号早于VALID信号
2.3 VALID信号与READY信号同时
三、基本事务
AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，因此，我使用XILINX公司的产品指导手册（pg007_srio_gen2_v3_1.pdf）里的一个时序图来演示AXI4-Stream各个信号的关系。如下图所示：
上图中，tready信号一直处于高电平，表示从设备做好了接收数据准备。tvalid变为高电平的同时，tdata、tkeep、tuser也同时进行发送。在tdata最后一个字节数据时，tlast发送一个高电平脉冲。数据发送完成后，tvalid变为低电平。这样一次传输就完成了。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
信号
+关注
关注
11文章
2819浏览量
77380 -
Stream
+关注
关注
0文章
21浏览量
8030
原文标题：AXI4-Stream协议总结
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
AXI握手时序优化—pipeline缓冲器
/prdy或者valid-ready或AXI）中Valid及data打拍技巧 ；只关心ready时序修复可以参考同作者这篇文章链接: （AXI）握手协议（pvld/prdy或者valid-ready）中
国产FPGA SOC 双目视觉处理系统开发实例
AXI4-Stream总线构建的高速数据通道（峰值带宽可达12.8GB/s），实现ARM与FPGA间的纳秒级（ns）延迟交互，较传统方案提升了3倍的传输效率，极大地提升了系统整体
ZYNQ基础---AXI DMA使用
Xilinx官方也提供有一些DMA的IP，通过调用API函数能够更加灵活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本结构如下，主要分为三个部分，分别是控制axi dma寄存器
AMBA AXI4接口协议概述
AMBA AXI4（高级可扩展接口 4）是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合 AXI4 标准的
ICMPv4协议—互联网控制报文协议
在车载以太网测试中，因为IP协议本身提供的是不可靠传输，所以如果网络出现丢包、网络错误等问题就需要及时向管理者报告错误和状态信息，此时就需要借助ICMP协议来实现这一功能。什么是ICMPv4协
Xilinx NVMe AXI4主机控制器，AXI4接口高性能版本介绍
NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用高性能、顺序
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
。
编辑 图 38
点击Advanced，保持默认配置，即可避免VDMA同时读写同一个Buffer，造成视频数据传输乱码。
编辑 图 39
Video In to AXI4-Stream IP
发表于 07-12 17:24
如何在psoc 4控制器 (CY8C4245AXI-483) 中实现RC5协议？
如何在 psoc 4 控制器 (CY8C4245AXI-483) 中实现 RC5 协议
发表于 07-04 07:38
ESP-ADF下的i2s_stream是否可以全双工工作？
请问各位朋友:
ESP-ADF下的i2s_stream是否可以全双工工作，我看了其下的所有关于I2S的例子程序和create_i2s_stream函数的源码，都只能单工工作（要么读要么写），我要自行修改与i2s_
发表于 06-28 06:59
有关PL端利用AXI总线控制PS端DDR进行读写（从机wready信号一直不拉高）
了AXI4 TO AXI3协议转换。
回到问题本身：这就十分有意思了，一个接口的定义改变会影响DDR的运行状态，这到底是为什么？？
发表于 05-31 12:04
SoC设计中总线协议AXI4与AXI3的主要区别详解
AXI4和AXI3是高级扩展接口（Advanced eXtensible Interface）的两个不同版本，它们都是用于SoC（System on Chip）设计中的总线协议，用于处理器和其它外设之间的高速数据传输。
FPGA通过AXI总线读写DDR3实现方式
AXI总线由一些核心组成，包括AXI主处理器接口（AXI4）、AXI处理器到协处理器接口（AXI4-Lite）、
发表于 04-18 11:41
•1468次阅读
关于HCIA综合实验总结
要求
1.ISP路由器只能配置IP地址，之后不进行任何配置
2.内部整个网络基于192.168.1.0/24进行地址划分
3.R1/2之间启动OSPF协议，单区域
4.PC1-4自动获取IP地址
5.PC1不能telnetR1，PC1外的其余内网PC可以te
8路SDI/HDMI/MIPI/PCIe-DMA音视频采集，V4L2驱动应用介绍
配置下，支持8路FHD(1920x1080p)@30Hz的采集与显示5 用户接口1.8路AXI4-Stream或FIFO视频采集接口2.8路AXI4-Stream或FIFO视频显示接口3.外部显示定时
发表于 03-13 13:59
工商网监
评论