0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

4nm、5nm,那些用上先进工艺的RISC-V处理器

E4Life 来源:电子发烧友原创 作者:Leland 2022-06-24 09:40 次阅读
无论是x86、Arm还是新秀RISC-V,大家谈及基于这些架构的处理器时,除了对比性能、功耗以外,不免会说到造就当下处理器差异化的另一大因素,那就是制造工艺。台积电、中芯国际、三星还有英特尔,随着如今几乎所有代工厂都参与到RISC-V的制造中来,我们不妨挑几个用上了先进工艺的RISC-V处理器看看。

台积电5nm+HBM3RISC-V处理器

去年,SiFive旗下的OpenFive,一个用差异化IP提供定制方案的业务部门宣布正式流片了基于台积电5nm工艺的RISC-V处理器,该处理器集成的IP方案主要面向高性能计算/AI网络与存储应用。

E76核心框图/ SiFive

这款SoC用到了OpenFive的HBM3 IP子系统和D2D I/O,CPU核心则选用了SiFive的E76,8级流水线的32位RISC-V核心。其HBM3接口给到了7.2Gbps的速度,足以满足任何计算密集型应用特定领域加速器的带宽需求。在D2D接口技术的支持下,该SoC可以通过2.5D封装实现更高的性能、更低的功耗与延迟。当然了,更重要的还是E76这个5.69CoreMark/Hz的RISC-V CPU核心。

不难看出,SiFive在高性能计算上有着自己的野心,哪怕目前Alphawave已经收购了SiFive的OpenFive业务部门。从SiFive和英特尔的关系来看,双方未来也会和继续合作,借助英特尔的IFS代工业务,为RISC-V处理器提供更先进的制造工艺,正如下面我们要提到的这款RISC-V处理器一样。

Intel4打造的近缓存计算RISC-V处理器

在我们已经看到的不少RISC-V处理器中,除了低功耗的以外,也有不少高性能的处理器,尤其是与AI/ML相关的。深度学习激发了一批数据并行的工作负载,而传统的SIMD处理器虽然解决了更多通用算力的问题,但其内存带宽还是无法这类应用的要求,这也是为何GPU和一众加速器在AI/ML上更受欢迎的原因。
 
Intel4 RISC-V处理器样片/ 英特尔

在今年的VLSI22上,英特尔的研究工程师们带来了一个新的演示分享,一个全新的8核64位RISC-V处理器,代号Vela。该芯片完全基于Intel4的CMOS工艺打造。在这一先进工艺的助力下,这个频率为1.15GHz的处理器仅仅占用了1.92mm2的面积,同时集成了512kB的共享LLC,每个核心分配了64kB SRAM。最关键的是Vela应用了近缓存计算(CNC)技术,使得该处理器在深度学习负载上展现了极佳的性能。

CNC不仅实现了高带宽的访问,也实现了在大容量片上SRAM中直接进行本地计算。而Vela将虚拟寻址,连贯性和一致性一并扩张到了CNC上,实现了可允许在Linux下的多核操作。与此同时,这个倒转芯片封装设计的处理器与一个FPGA相连,作为一个用于访问DRAM和IO的芯片组。

英特尔在分享中展示了CNC LLC的数据路径、CNC ISA规范以及编程模型,实际工作负载演示则为DNN提供了视觉化输入与输出。与将数据从LLC移动到核心内不同,CNC将成绩累加运算搬到了LLC上,就地处理数据。如此一来避免了片上网络的带宽瓶颈,同时减少全局数据的移动,增加了吞吐量提高了能效。英特尔的研究员也给出了具体提升数据,与标量处理相比,其吞吐量提升了46倍;通过减少数据移动,其整体功耗降低了11%,推理功耗降低至52分之一;在MLPerf的异常检测测试中,Vela将延迟降低了4.25倍,低至40μs。

不少人猜测这会不会是SiFive与英特尔打造的HorseCreek平台,毕竟该平台用到的也是英特尔的7nm工艺(Intel4)。不过在英特尔和SiFive双方去年的声明中,都提到了HorseCreek将使用SiFive的P550核心,一个13级流水线三发射的高性能RISC-V核心。但从其1.15GHz的频率和1.92mm2的面积来看,很可能不是,至少不会是完整的HorseCreek。

结语

其实要说现在RISC-V处理器所用的工艺,还是7nm和之前的成熟工艺居多,毕竟RISC-V现在软硬件生态都还在高速发展中,并没有选择与Arm或x86在通用CPU和手机SoC上硬碰硬。也许RISC-V不像Arm的公版核心一样,有那么清晰的定位,但可以预见RISC-V未来覆盖的市场很快就会与Arm重合,所用工艺的差距也将缩小,届时观察各大半导体厂商的选择才更有趣。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 英特尔
    +关注

    关注

    61

    文章

    9953

    浏览量

    171706
  • 台积电
    +关注

    关注

    44

    文章

    5632

    浏览量

    166424
  • RISC-V
    +关注

    关注

    45

    文章

    2271

    浏览量

    46135
收藏 人收藏

    评论

    相关推荐

    Rivos全新产品采用Andes晶心科技NX45 RISC-V处理器

    专注于加速数据分析和生成式AI工作负载的RISC-V主要会员公司Rivos与32/64位RISC-V处理器内核的领先供货商、RISC-V创始会员Andes晶心科技,宣布Rivos已获得
    的头像 发表于 12-04 10:37 223次阅读

    RISC-V能否复制Linux 的成功?》

    ,创建实现自有加速算法的自定义异构集群。RISC-V作为一种ISA,我们一开始是在处理器内核中采用吸引人的通用构建块,然后在此基础上进行构建,同时还利用最好的商业工具增强使用者的信心。所以,IP
    发表于 11-26 20:20

    什么是RISC-V?以及RISC-V和ARM、X86的区别

    是开放的,任何人都可以使用它来开发处理器芯片和其他硬件,而无需支付任何许可或使用费用。RISC-V的设计简单,易于扩展和自定义,可以在各种应用场景和市场中使用。 什么是指令集架构? 指令集架构
    发表于 11-16 16:14

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其中3nm将达到100%,而
    的头像 发表于 11-14 14:20 341次阅读

    4nm!小米 SoC芯片曝光!

    SoC芯片解决方案,据说该芯片的性能与高通骁龙8 Gen1相当,同时采用台积电4nm“N4P”工艺。 爆料人士@heyitsyogesh 没有提供该定制芯片的名称,但他提到了小米内部SoC芯片的一些细节。例如,采用台积电的
    的头像 发表于 08-28 09:56 513次阅读

    为什么要有RISC-V

    RISC-V(“RISC five”)的目标是成为一个通用的指令集架构(ISA):①、它要能适应包括从最袖珍的嵌入式控制,到最快的高性能计算机等各种规模的处理器。②、它应该能兼容各种
    发表于 07-27 15:05

    消息称台积电3nm/5nm将涨价,终端产品或受影响

    据业内手机晶片领域的资深人士透露,台积电计划在明年1月1日起对旗下的先进工艺制程进行价格调整,特别是针对3nm5nm工艺制程,而其他
    的头像 发表于 07-04 09:22 677次阅读

    请问ESP32s3 ULP RISC-V处理器是否支持ADC的读取?

    我在ULP RISC-V处理器的例程中,没有发现有对ADC的操作,请问RISC-V处理器目前还不支持吗?使用的IDF版本为4.4.2。 我想在ULP模式下,通过ADC来读取外部器件
    发表于 06-14 07:38

    联发科将发布4nm工艺天玑9300+芯片

    4nm工艺打造,采用四颗超大核+四颗大核组合架构。天玑9300 Plus处理器作为天玑9300的升级加强版,在配置和性能上均有了显著提升。采用了高性能的Cortex-X4超大核设计,主
    的头像 发表于 05-08 17:43 937次阅读

    台积电升级4nm N4C工艺,优化能效与降低成本

    在近日举办的 2024 年北美技术研讨会上,业务发展副总裁张凯文发表讲话称:“尽管我们的 5nm4nm 工艺尚未完全成熟,但从 N5 到 N4
    的头像 发表于 04-26 14:35 1142次阅读

    国产RISC-V MCU推荐

    ,CH583搭载32位青稞RISC-V处理器WCH RISC-V4A,低功耗两级流水线,高性能,拥有多档系统主频,最低32KHz ,拥有特有高速的中断响应机制。 单片搞定Wi-Fi和蓝牙 许多网友也
    发表于 04-17 11:00

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 1121次阅读

    RISC-V 基础学习:RISC-V 基础介绍

    缩写 [###] 用于标识处理器位宽,取值[32, 64,128],也就是处理器的寄存位宽 [abc...xyz] 标识该处理器支持的指令模块集合 比如:RV64IMAC, 表示6
    发表于 03-12 10:25

    芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息安全保护以及加解密功能。
    的头像 发表于 03-11 11:01 1376次阅读
    芯来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统解决方案

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18