0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Speedster7t FPGA中可编程逻辑的架构

Achronix 来源:Achronix 作者:Achronix 2022-07-05 15:37 次阅读

概述

随着数据中心人工智能自动驾驶5G、计算存储和先进测试等应用的数据量和数据流量不断增大,不仅需要引入高性能、高密度FPGA来发挥其并行计算和可编程硬件加速功能,而且还对大量数据在FPGA芯片内外流动提出了更高的要求。于是,在FPGA芯片中集成包括片上二维网络(2D NoC)和各种最新高速接口的新品类FPGA芯片应运而生,成为FPGA产业和相关应用的新热点。

拉开这场FPGA芯片创新大幕的是全球最大的独立FPGA技术和产品提供商Achronix半导体公司,其采用7nm工艺打造的Achronix Speedster7t FPGA不仅拥有诸多高性能外围Hard IP,而且是全球第首次在FPGA的逻辑阵列上集成了2D NoC,一经推出就在市场得到了积极的响应,并引来竞争对手的模仿和跟随。

Speedster7t这款专门针对人工智能/机器学习AI / ML)和高带宽应用进行优化的高性能、高密度FPGA,包括了革命性的二维片上网络(2D NoC)、新型机器学习处理器(MLP)、400G以太网和PCIe Gen5端口,以及高带宽GDDR6和DDR4/5存储控制器。Speedster7t FPGA架构如图1所示。

0e8f62bc-fc35-11ec-ba43-dac502259ad0.png

图1 Speedster7t FPGA结构图

Achronix Speedster7t FPGA除了在外围Hard IP上都采用目前业内领先的大带宽高速率IP,在内部的可编程逻辑的架构中也做了大量的优化去进一步提高内部可编程逻辑的性能,从而适配外围IP超高带宽需求。本文首先谈谈Speedster7t FPGA的片上SRAM,也就是Block RAM针对传统的结构所做出的一些优化。

Speedster7t FPGA中可编程逻辑的架构

Speedster7t FPGA中内部的可编程资源是按列排布,包括LUT、FF、ALU、MUX、MLP、Block RAM、Logic RAM。如图2所示。

0ecf9238-fc35-11ec-ba43-dac502259ad0.png

图2 Speedster7t FPGA可编程逻辑结构

其中MLP、Block RAM、Logic RAM是集成在一起,他们之间的连接用的是专有的走线,不占用可编程逻辑走线资源,这样做的目的主要是为了提高性能,同时也可以节省可编程逻辑走线资源,这个架构对于AI,还有需要用到MLP的一些复杂算法的性能优化是非常明显的,在我们的MLP系列文章中会详细讲到,这里我们只重点说一下Block RAM。 Speedster7t FPGA的Block RAM特点 Speedster7t FPGA内部的Block RAM是一个容量为72k bit的简单双端口RAM,有一个读端口,一个写端口。两个端口的时钟完全独立,并且可以完全独立的配置读写位宽。它可以灵活的配置成简单双端口RAM或者ROM

Block RAM的主要特性如表1所示。

表1 Block RAM的关键特性

0f142a56-fc35-11ec-ba43-dac502259ad0.png

Block RAM框图如图3所示。

0f340204-fc35-11ec-ba43-dac502259ad0.png

图3 Block RAM内部结构

Speedster7t FPGA的Block RAM级联结构

Speedster7t FPGA的Block RAM最大的特点是增加了Block RAM间的级联走线,级联走线是BRAM间专有的连线,不占用可编程逻辑的走线资源,可以极大的提升多个Block RAM级联的性能。图4显示了Block RAM间级联走线的架构。

0f5735da-fc35-11ec-ba43-dac502259ad0.png

图4 Block RAM级联结构

由图4可以看出,读写地址线和数据线都有专有的级联线连接。这样的架构在一些场景中都会有应用,比如:需要从外部端口接收数据或者从GDDR6读数据去初始化大量Block RAM的场景,AI的神经网络就是一个典型的应用,在每一层的卷积算法中,系统都会从GDDR6读出图像数据和权重数据放入每个引擎的Block RAM中,引擎计算完毕以后再存入到GDDR6中供下一次运算使用。

有了这样的级联架构,我们在写入数据去初始化大量Block RAM的时候不需要外部数据有很大的扇出,直接通过同一列Block RAM的级联线就可以轻松完成,具体实现可以参考Achronix MLP_Conv2D参考设计。另外一个例子就是在需要多个Block RAM去构成更大容量的RAM的时候,如果利用级联线可以大大提升系统的性能。我们针对这个专门做了一个工程比较一下,生成一个位宽64bit,深度16384的一个简单双端口RAM,需要用到16个Block RAM。我们分别用专有级联线和内部可编程逻辑去拼深度两种方法来对比。可以看到用专有的级联线资源更省,而且性能有了很大的提高。

使用专有的级联线资源占用和性能:

0f7a5dda-fc35-11ec-ba43-dac502259ad0.png

使用可编程逻辑资源占用和性能:

0f9b4658-fc35-11ec-ba43-dac502259ad0.png

后面我们会继续深入了解Speedster7t FPGA可编程逻辑的各种特性,并且会用一些例子来说明如何更高效的利用这些特性,以将Speedster7t这款业界首创的高数据带宽FPGA芯片与更多的创新智能化应用结合起来。

此外,Achronix也提供Speedcore嵌入式FPGA硅知识产权(IP)产品,用来帮助用户在应用规模进一步扩大后,去开发带有eFPGA逻辑阵列的ASIC或者SoC产品,它们由Achronix的ACE FPGA开发工具提供支持,从而可以重用FPGA开发成果,这是Achronix在率先引入2D NoC和MLP之外,另一个层面上的创新。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21665

    浏览量

    601745
  • 芯片
    +关注

    关注

    453

    文章

    50384

    浏览量

    421718
  • 机器学习
    +关注

    关注

    66

    文章

    8375

    浏览量

    132398

原文标题:超高数据流通量FPGA新品类中的Block RAM级联架构

文章出处:【微信号:Achronix,微信公众号:Achronix】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Achronix Speedster7t FPGA与GPU解决方案的比较

    这篇针对大模型推理跟GPU对比分析,虽然以Llama2为例,也适用于最新的Llama3,模型的日新月易也更进一步说明硬件平台的可编程可扩展的重要性,FPGA是其中一个不错的选择。
    的头像 发表于 09-18 16:19 239次阅读
    Achronix <b class='flag-5'>Speedster7t</b> <b class='flag-5'>FPGA</b>与GPU解决方案的比较

    基于Achronix Speedster7t FPGA器件的AI基准测试

    Achronix半导体公司推出了为AI优化的Speedster7t系列FPGA芯片,该系列包含专门针对AI工作负载的强化计算引擎。随着AI在各个领域变得普遍,在FPGA芯片上部署AI应用的需求促使了
    的头像 发表于 09-18 16:10 419次阅读
    基于Achronix <b class='flag-5'>Speedster7t</b> <b class='flag-5'>FPGA</b>器件的AI基准测试

    什么是现场可编程逻辑阵列?它有哪些特点和应用?

    在电子工程领域,现场可编程逻辑阵列(Field Programmable Logic Array,简称FPLA)是一种具有强大灵活性和可编程性的半导体器件。它属于可编程逻辑器件(PLD)的一种,通过
    的头像 发表于 05-23 16:25 801次阅读

    中高端FPGA如何选择

    和Intel在高端FPGA的地位? 1.高速IP Achronix的Speedster7t支持PCIe Gen5和112G Serdes,而AMD的高端系列Virtex
    发表于 04-24 15:09

    FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介

    。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA 器件属于专用集成电路的一种半定制电路,是可编程
    发表于 03-28 17:41

    现场可编程门阵列的基本结构和优缺点

    现场可编程门阵列(FPGA)的基本结构主要包括可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内
    的头像 发表于 03-27 14:49 540次阅读

    现场可编程门阵列的原理和应用

    FPGA是一种可编程的硬件逻辑器件,其核心组成部分是可编程逻辑单元(PLU)和可编程互连资源(I
    的头像 发表于 03-27 14:49 623次阅读

    现场可编程门阵列简介

    现场可编程门阵列(FPGA)是一种由半导体材料制成的集成电路,用户购买后可以重新编程或配置,以满足特定功能或应用需求。其控制程序存储在内存,加电后,程序自动装载到芯片执行。
    的头像 发表于 03-27 14:48 504次阅读

    现场可编程门阵列是什么

    现场可编程门阵列(Field Programmable Gate Array,简称FPGA)是一种超大规模可编程逻辑器件,由可编程逻辑资源、
    的头像 发表于 03-16 16:38 2397次阅读

    fpga芯片架构介绍

    FPGA(现场可编程门阵列)芯片架构是一种高度灵活和可编程的集成电路架构,它以其独特的结构和功能,在现代电子系统
    的头像 发表于 03-15 14:56 694次阅读

    fpga是什么架构

    FPGA(现场可编程门阵列)的架构主要由可配置逻辑模块(CLB)、输入/输出模块(IOB)以及可编程互连资源组成。
    的头像 发表于 03-14 17:05 818次阅读

    可编程逻辑器件的特征及优势科普

    可编程逻辑器件是一种集成电路,具有可编程功能的特性。它们可以根据用户的需求进行编程,从而实现不同的逻辑功能。
    的头像 发表于 02-26 18:24 1070次阅读

    可编程逻辑阵列PLA内部逻辑结构示意

    可编程逻辑阵列(Programmable Logic Array,PLA)和可编程阵列逻辑(Programmable Array Logic,PAL)都是数字逻辑电路中常见的
    发表于 02-02 11:41 2440次阅读
    <b class='flag-5'>可编程逻辑</b>阵列PLA内部<b class='flag-5'>逻辑</b>结构示意

    FPGA现场可编程门阵列的综合指南

    现场可编程门阵列 (FPGA) 是可以在制造后进行编程和重新编程以实现数字逻辑功能的半导体器件。
    的头像 发表于 12-07 17:15 660次阅读
    <b class='flag-5'>FPGA</b>现场<b class='flag-5'>可编程</b>门阵列的综合指南

    可编程逻辑芯片电流过大会影响使用吗

    可编程逻辑芯片(例如FPGA或CPLD)的电流过大可能会影响使用,具体影响取决于电流过大的原因以及电路设计的特性。
    的头像 发表于 12-07 10:03 635次阅读