1nm工艺是不是极限了 芯片1纳米后还能再小吗
现在科技越来越发达，芯片设计也在不断创新与突破，前段时间IBM就研制出了全球首颗2nm芯片，这颗芯片能够容纳500亿个晶体管，它的最小单元比DNA的单链还要小。2nm芯片的到来，在半导体行业影响重大，台积电随之也宣布了联合台达和麻省理工在一纳米芯片领域取得了关键性的进展，所以很多小伙伴都想知道芯片工艺的极限在哪里？我们就来了解下1nm芯片的工艺是否已经是到达了极限？
其实现在芯片的特征尺寸只是一个代号，只要性能、密度能够提升30%—50%就能出现新一代的工艺技术，所以芯片的工艺极限是不可预估的，1nm也不是芯片工艺的极限。
总的来说，芯片工艺技术发展肯定是越来越小的，因为人们对于性能的追求是永无止境的，所以芯片1nm之后肯定是还能再小的，只是时间问题。
审核编辑;chenchen
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
453文章
50301浏览量
421411 -
1nm
+关注
关注
0文章
15浏览量
3908
发布评论请先 登录
相关推荐
台积电1nm进展曝光！预计投资超万亿新台币，真有必要吗？
电子发烧友网（文/吴子鹏）根据台湾媒体的最新消息，台积电1nm制程将落脚嘉义科学园区，台积电已向相关管理局提出100公顷用地需求，其中40公顷将先设立先进封装厂，后续的60公顷将作为1nm建厂用地
STM32F103RCT6 uart1中断方式接收后不返回主程序了，但新的中断还能进来是怎么回事？
uart1中断方式接收后不返回主程序了，但新的中断还能进来，芯片型号STM32F103RCT6
void HAL_UART_RxCpltC
发表于 03-22 07:01
1nm后的芯片，靠什么？
据了解，台积电建厂小组在嘉义科学园区去年八月编定纳入南科管理局管辖的科学园区前，即派人前往进行厂勘，这也是在进驻桃园龙潭科学园区第三期扩建遭激烈抗争后，台积电建厂小组启动备案计划，最后决定放弃在龙科三期扩建案内的设厂计划。
台积电1nm晶圆厂最新动向，嘉义成首选地
值得注意的是，由于台积电对土地资源的需求超出了嘉义科学园区首期规划的88公顷，预计将加快推动二期扩容，以便吸引更多先进制造业项目的到来。据了解，尽管台积电曾考虑过桃园、中科和龙潭等多个科学园区作为1nm产线的候选场地，但最终还是选中了嘉义科学园区。
台积电回应1nm制程厂选址传闻：不排除任何可能性
近日，有报道称台积电已决定将其最先进的1nm制程代工厂选址在嘉义科学园区，总投资额超万亿新台币。对于这一传闻，台积电方面表示，选择设厂地点是一个复杂的决策过程，需要综合考虑诸多因素。
消息称台积电1nm制程厂选址确定
据消息人士透露，台积电已经决定将其1nm制程厂选址在嘉义科学园区。为了满足这一先进制程技术的需求，台积电已向相关管理局提出了100公顷的用地需求。
台积电的1纳米技术挑战与成本压力的博弈
1纳米尺寸的芯片制造面临着物理极限的挑战，可能导致晶体管的性能下降甚至失效。作为半导体行业的重要参与者之一，台积电已经宣布开始研发1
半导体，要进入1nm以下时代了
回顾大规模集成电路（LSI）的历史，英特尔在1971年推出的「Intel 4004」成为起点。当时的线宽为10微米左右，换算成纳米是1万纳米。从那时起，按照半导体晶片单位面积的性能在约2年内翻一番的「摩尔定律」不断实现微细化。
半导体工艺极限，1nm如何实现？
英特尔则是认为可以使用一种GAA FET的最新形态——堆叠式CFET场效应管架构。这种架构的集成密度进一步提升，将n型和p型MOS元件堆叠在一起，可以堆叠8个纳米片，比RibbonFET多一倍。
日本Lapidus和法国半导体研究机构合作开发1纳米芯片技术
报道指出，在2nm芯片的量产上，Rapidus正和美国IBM、比利时半导体研发机构imec合作，且也考虑在1nm等级产品上和IBM进行合作。预计在2030年代以后普及的1nm产品运算性
工商网监
评论