DDR4/LPDDR4硬核控制器I/O plannin的设计和实现-电子发烧友网

DDR4/LPDDR4硬核控制器I/O plannin的设计和实现

在Versal新一代ACAP器件上，除了延续之前Ultrascale/Ultrascale+系列器件上已有的DDR4 IP之外，还配置了最新的DDR4/LPDDR4 硬核控制器 (NOC IP)。它的性能更高，并且不额外占用其他的可编程逻辑资源 (PL)。使用它的时候，在硬件设计方面和设计流程上，和之前的软核控制器(DDR4 IP)也有着很大的不同。今天我们来介绍一下I/O planning方面的设计考虑和实现流程。

在原理图设计之前，需要先新建一个测试小工程，在block design中添加NOC IP。

在IP wizard中，根据 memory 容量，位宽，带宽等要求完成相关配置。

总体上来讲，DDR4/LPDDR4的管脚有2种分配模式：Flipped和Non-flipped，模式的选择可以通过使能或者关闭 NOC IP 中 “Flipped pinout”的选项来实现。

Versal 器件上每个NOC IP对应3个IO bank的管脚，它们都位于同一个triplet之中。一个NOC IP对应的所有DDR4/LPDDR4接口管脚都必须放置在这3个IO bank之中。在对 block design进行综合之后，打开synthesized design，在I/O ports窗口中点击 “Open advanced I/O planner” ，按照bank或者nibble为单位指定所有管脚的位置。

在此之后，地址、控制和时钟管脚的位置就被固定了下来。数据管脚在Byte以内和Byte之间可以进行微调，具体的调整规则可以参考pg313中Pinout Rules相关章节。

PG313:

https://docs.xilinx.com/r/en-US/pg313-network-on-chip

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

控制器

控制器

+关注

关注
112

文章
16185

浏览量
177333
DDR4

DDR4

+关注

关注
12

文章
318

浏览量
40679
LPDDR4

LPDDR4

+关注

关注
1

文章
37

浏览量
23380
Versal

Versal

+关注

关注
1

文章
152

浏览量
7644

原文标题：开发者分享｜Versal DDR4/LPDDR4 硬核控制器 (NOC IP) I/O planning快速指南

文章出处：【微信号：gh_2d1c7e2d540e，微信公众号：XILINX开发者社区】欢迎添加关注！文章转载请注明出处。

LPDDR4、LPDDR3与LPDDR4X的区别是什么？

LPDDR4、LPDDR3与LPDDR4X分别是什么？LPDDR4与LPDDR3区别是什么？LPDDR4

发表于 06-18 07:59

浅析DDR,DDR2,DDR3,DDR4,LPDDR区别

DDR,DDR2,DDR3,DDR4,LPDDR区别文所有权归作者Aircity所有1什么是DDRDDR是Double Data Rate的

发表于 09-14 09:04

MT53E256M32替换LPDDR4，是否需要重新运行DDR工具以生成要在LPDDR4控制器中编程的新bin文件？

是速度等级和模具数量（从 2 个模具变为 1 个模具）。可能需要对软件进行哪些更改（如果有的话）以支持新部件（1 个芯片而不是 2 个芯片和更快的速度等级）？我们是否需要重新运行 DDR 工具以生成要在 LPDDR4 控制器中编

发表于 04-19 06:56

i.mx8m加支持lpddr4和lpddr4x吗？

i.mx8m 加支持 lpddr4 和 lpddr4x

发表于 04-21 06:11

i.MX 8M Nano UltraLite Quad LPDDR4校准失败的原因？

... ============ [i]---DDR 1D-训练 @1600Mhz ... [i]PMU10：****开始 LPDDR4 培训。PMU 固件版本 0x1000 **

发表于 04-26 07:40

lpddr4频率无法修改怎么解决？

如题降低lpddr4时钟频率为800M，使用lpddr4型号为MT53E1536M32D4DT-046 应用MX8M_Plus_LPDDR4_RPA_v8.xlsx配置

发表于 06-02 07:26

DDR4,什么是DDR4

DDR4,什么是DDR4 DDR 又称双倍速率SDRAM Dual Date Rate SDRSM DDR SDRAM 是一种高速CMOS动态随即访问的内存美国JEDEC 的固态技术

发表于 03-24 16:08 •3405次阅读

使用用户为 LPDDR4 和 x8 或 x16 DDR4 组件接口指定的 DQS 字节交换生成管脚分配时，其中可能包含错误且需更改

本设计咨询涵盖如下 Versal DDRMC 设计：使用对应 LPDDR4 和 x8 或 x16 DDR4 组件接口的 DQS 字节组管脚交换所生成的设计。

发表于 08-09 11:33 •2061次阅读

DDR4 SDRAM手册

8Gb DDR4 SDRAM B裸片组织为128Mbit x 4 I/O x16banks或64Mbit x8 I/

发表于 12-05 11:54 •20次下载

Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部参考时钟设计指南

本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求

发表于 07-10 16:02 •1243次阅读

LPDDR4是什么意思？LPDDR4X内存是什么意思？

的内存速度和更低的功耗。 LPDDR4和LPDDR4X的主要区别在于功耗上的优化。 LPDDR4内存 LPDDR4内存是一种第四代低功耗DDR

发表于 08-21 17:16 •9116次阅读

DDR4、LPDDR4和LPDDR4x的区别

已保留有6位SDR空间。最后，它占用的片上空间更少，单个封装最多可以包含12GB的DRAM。不利的一面是，LPDDR4X不能与LPDDR4向后兼容。即使设备与更快的LPDDR4内存兼容，它也可能不适用于

发表于 09-19 11:09 •1.7w次阅读

具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和DDR4内存电源解决方案数据表

电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和

发表于 03-13 11:13 •0次下载

全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 电源解决方案同步降压控制器数据表

电子发烧友网站提供《全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 电源

发表于 04-09 09:51 •7次下载

DDR4 SDRAM控制器的主要特点

DDR4 SDRAM（Double Data Rate Fourth Synchronous Dynamic Random Access Memory）控制器作为现代计算系统中的重要组成部分，其

发表于 09-04 12:55 •494次阅读

搜索历史

DDR4/LPDDR4硬核控制器I/O plannin的设计和实现

评论

LPDDR4、LPDDR3与LPDDR4X的区别是什么？

浅析DDR,DDR2,DDR3,DDR4,LPDDR区别

MT53E256M32替换LPDDR4，是否需要重新运行DDR工具以生成要在LPDDR4控制器中编程的新bin文件？

i.mx8m加支持lpddr4和lpddr4x吗？

i.MX 8M Nano UltraLite Quad LPDDR4校准失败的原因？

lpddr4频率无法修改怎么解决？

DDR4,什么是DDR4

使用用户为 LPDDR4 和 x8 或 x16 DDR4 组件接口指定的 DQS 字节交换生成管脚分配时，其中可能包含错误且需更改

DDR4 SDRAM手册

Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部参考时钟设计指南

LPDDR4是什么意思？LPDDR4X内存是什么意思？

DDR4、LPDDR4和LPDDR4x的区别

具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和DDR4内存电源解决方案数据表

全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 电源解决方案同步降压控制器数据表

DDR4 SDRAM控制器的主要特点