0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CEVA NeuPro-M异构和安全处理器架构

星星科技指导员 来源:嵌入式计算设计 作者:Tiera Oliver 2022-07-11 09:25 次阅读

CEVA, Inc.推出的适用于人工智能机器学习AI/ML) 推理工作负载的最新一代处理器架构 NeuPro-M。

NeuPro-M针对 Edge AI 和 Edge Compute 的广阔市场, 是一个自包含的异构架构,由多个专用协处理器和可配置的硬件加速器组成,可无缝同时处理深度神经网络的各种工作负载,将性能提升 5 -15X 与其前身相比。

作为业界首创,NeuPro-M 支持片上系统 (SoC) 和异构 SoC (HSoC) 可扩展性,可实现高达 1,200 TOPS,并提供可选的稳健安全启动和端到端数据隐私。

NeuPro–M 兼容处理器最初包括以下预配置内核:

NPM11 – 单个 NeuPro-M 引擎,在 1.25GHz 时高达 20 TOPS

NPM18 – 8 个 NeuPro-M 引擎,在 1.25GHz 时高达 160 TOPS

据该公司称,在处理 ResNet50 卷积神经网络时,单个 NPM11 内核实现了 5 倍的性能提升和 6 倍的内存带宽减少,从而实现了高达每瓦 24 TOPS 的合适功率效率。

NeuPro-M 能够处理所有已知的神经网络架构,以及对下一代网络(如转换器、3D 卷积、自注意力和所有类型的递归神经网络)的集成原生支持。NeuPro-M 经过优化,可处理 250 多个神经网络、450 多个 AI 内核和 50 多个算法嵌入式矢量处理单元 (VPU) 确保基于未来的软件支持新的神经网络拓扑和 AI 工作负载的新进展。此外,CDNN 离线压缩工具可以将 NeuPro-M 的 FPS/Watt 提高 5-10 倍,用于常见基准测试,而对准确性的影响最小。

NeuPro-M 异构架构由特定功能的协处理器和负载平衡机制组成,与前代产品相比,它们是性能和效率飞跃的主要贡献者。通过将控制功能分配给本地控制器并以分层方式实现本地内存资源,NeuPro-M 实现了数据流的灵活性,可实现 90% 以上的利用率,并在任何给定时间防止不同协处理器和加速器的数据不足。 CDNN 框架通过实践针对特定网络、所需带宽、可用内存和目标性能所采用的各种数据流方案来获得最佳负载平衡。

NeuPro-M 架构亮点包括:

由 4K MAC(乘加)组成的主网格阵列,混合精度为 2-16 位。

用于权重和激活的 Winograd 变换引擎,将卷积时间减少 2 倍,并允许 8 位卷积处理,精度下降 《0.5%。

稀疏引擎可避免每层使用零值权重或激活的操作,从而获得高达 4 倍的性能提升,同时降低内存带宽和功耗。

完全可编程的向量处理单元,用于处理具有所有数据类型的新的不受支持的神经网络架构,从 32 位浮点到 2 位二进制神经网络 (BNN)。

可配置的权重和数据压缩到 2 位,同时存储到内存中,并在读取时实时解压缩,以减少内存带宽。

动态配置的两级存储器架构可最大限度地减少因与外部 SDRAM 之间的数据传输而导致的功耗。

为了说明这些功能在 NeuPro-M 架构中的优势,同时使用 Winograd 变换、稀疏引擎和低分辨率 4x4 位激活的正交机制,可将 Resnet50 等网络的循环计数减少 3 倍以上和 Yolo V3。

由于神经网络权重和偏差、数据集和网络拓扑成为所有者的关键知识产权,因此需要保护它们免遭未经授权的使用。NeuPro-M 架构以可选的信任根、身份验证和加密加速器的形式支持安全访问。

对于汽车市场,NeuPro-M 内核及其 CEVA 深度神经网络 (CDNN) 深度学习编译器和软件工具包符合汽车 ISO26262 ASIL-B 功能安全标准,并符合严格的质量保证标准 IATF16949 和 A-Spice。

结合 CEVA 的神经网络编译器 CDNN 及其强大的软件开发环境,NeuPro-M 为客户提供了一个完全可编程的硬件/软件 AI 开发环境,以最大限度地提高他们的 AI 性能。CDNN 包含的软件可以充分利用客户的 NeuPro-M 定制硬件来优化功率、性能和带宽。CDNN 软件还包括一个内存管理器,用于减少内存和优化负载平衡算法,并广泛支持各种网络格式,包括 ONNX、Caffe、TensorFlow、TensorFlow Lite、Pytorch 等。CDNN 与常见的开源框架兼容,包括 Glow、tvm、Halide 和 TensorFlow,并在使用精度守恒方法的同时包括“层融合”和“训练后量化”等模型优化功能。

NeuPro-M 可用于今天的主要客户许可和今年第二季度的一般许可。NeuPro-M 客户还可以从 CEVA 的异构 SoC 设计服务中受益,以帮助集成和支持系统设计和小芯片开发。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    38

    文章

    7422

    浏览量

    163485
  • AI
    AI
    +关注

    关注

    87

    文章

    29640

    浏览量

    267983
  • 编译器
    +关注

    关注

    1

    文章

    1614

    浏览量

    49006
收藏 人收藏

    评论

    相关推荐

    迅为3A6000_7A2000核心主板龙芯全国产处理器LoongArch架构

    ,也证明了国内有能力在自研 CPU 架构上做出一流的产品。 龙芯 3A6000 处理器采用龙芯自主指令系统龙架构(LoongArch),是龙芯第四代微架构的首款产品,主频达到 2.5G
    发表于 10-12 11:25

    简述微处理器的指令集架构

    处理器的指令集架构(Instruction Set Architecture,ISA)是计算机体系结构中的核心组成部分,它定义了计算机能够执行的指令集合、数据类型、寄存、内存访问方式等,是连接
    的头像 发表于 10-05 14:59 218次阅读

    ARM处理器和CISC处理器的区别

    ARM处理器和CISC(复杂指令集计算机)处理器在多个方面存在显著的区别。这些区别主要体现在架构原理、性能与功耗、设计目标、应用领域以及市场生态等方面。
    的头像 发表于 09-10 11:10 306次阅读

    浅谈国产异构双核RISC-V+FPGA处理器AG32VF407的优势和应用场景

    传统的ASIC(专用集成电路)设计,FPGA的灵活性使得其开发成本更低,且能够快速响应市场变化。RISC-V的开源特性也进一步降低了开发成本。 安全性与可靠性 : 异构处理器可以通过硬件隔离等
    发表于 08-31 08:32

    处理器的指令集架构介绍

    处理器的指令集架构(Instruction Set Architecture,ISA)是计算机体系结构中至关重要的部分,它定义了微处理器能够执行的操作和指令的集合,以及这些指令如何被组织、存储
    的头像 发表于 08-22 10:53 752次阅读

    嵌入式微处理器的分类 嵌入式微处理器的种类和型号

    的分类可以从多个角度进行划分,比如架构、指令集、用途等。下面将从这些角度详细介绍嵌入式微处理器的种类和型号。 一、架构分类 嵌入式微处理器架构
    的头像 发表于 05-04 16:31 1999次阅读

    嵌入式微处理器架构可分为

    嵌入式微处理器架构是指用于嵌入式系统的微处理器的设计和组织方式。嵌入式系统是指内嵌在其他电子设备中的计算机系统,它们通常用于实时控制、通信、处理数据等任务。嵌入式微
    的头像 发表于 04-21 14:39 1121次阅读

    现代处理器的主要指令集架构

    ​ ​现代处理器的主要指令集架构(ISA)包括:x86指令集架构、RISC指令集架构
    的头像 发表于 12-11 09:55 4082次阅读
    现代<b class='flag-5'>处理器</b>的主要指令集<b class='flag-5'>架构</b>

    简单认识高级处理器

    Processing Unit, APU) 、采用异构系统架构 ( Heterogeneous System Architecture,HSA) 特征设计的集成电路、基于人工神经网络(Artificial Neural Networks,ANN) 深度学习 (Deep
    的头像 发表于 12-07 11:31 820次阅读
    简单认识高级<b class='flag-5'>处理器</b>

    简单认识安全加密处理器

    安全加密处理器 (Secure Cryptoprocessor) 是一种本身不产生加密数据或程序指令,但产生密钥(Key)的处理器,其应用产品有智能卡、ATM、电视机机顶盒、军事系统等。而加密型
    的头像 发表于 12-06 09:19 1106次阅读

    异构众核系统高性能计算架构

    异构两种类型,同构众核处理器是指所有的核心具有相同的结构和功能,异构众核处理器是指不同的核心具有不同的结构和功能,例如CPU和GPU的组合。异构
    的头像 发表于 11-30 08:27 673次阅读
    <b class='flag-5'>异构</b>众核系统高性能计算<b class='flag-5'>架构</b>

    简单认识MIPS架构处理器

    无互锁流水级微处理器 (Microprocessors without Interlocked Pipeline Stages,MIPS) 是流行的 RISC 架构处理器之一。其原理是尽量利用软件
    的头像 发表于 11-29 09:14 1705次阅读
    简单认识MIPS<b class='flag-5'>架构</b><b class='flag-5'>处理器</b>

    简单认识POWER系列架构处理器

    的 POWER ( Performance Optimization With Enhanced RISC) 架构的原型机。1990年 IBM 推出了第一代的 POWER1架构处理器,随后 1993 年
    的头像 发表于 11-28 09:21 2104次阅读
    简单认识POWER系列<b class='flag-5'>架构</b><b class='flag-5'>处理器</b>

    简单认识IA-64架构处理器

    IA- 64 架构处理器(IA - 64 Processors )最早为安腾架构 (Itanium Architecture)处理器的缩写,支持64 位
    的头像 发表于 11-27 09:33 1199次阅读

    第二代英特尔®奔腾®M处理器产品手册

    采用90纳米(nm)制程的英特尔®奔腾®M处理器使用优化的微架构,以满足当前和未来的高性能、低功耗的嵌入式计算技术的要求,使之成为大中型企业通信、交易终端机、互动终端和工业自动化应用的理想解决方案。该系列
    发表于 11-14 14:41 2次下载
    第二代英特尔®奔腾®<b class='flag-5'>M</b><b class='flag-5'>处理器</b>产品手册