0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用JESD204B接口的AD9144高速DA转换模块参数设定(私人总结版)

潘文明 来源:明德扬吴老师 作者:明德扬吴老师 2022-07-12 08:59 次阅读

本文为明德扬原创文章,转载请注明出处!

由于AD9144是高速DA转换模块,转换速率可以达到2.5G,可以满足普通的DA数据接口。为了匹配高速AD/DA转换,JESD204B接口就应运而生,在本高速DA转换工程中,AD9144的参数设定与JESD204B有千丝万屡的关系,二者是相互对应的。

本次工程实现的目标:

波形:正弦波(波形由16个16位宽数据构成)

频率:31.25MHZ

采样率:500MHZ

DAC个数:2个

LANE个数:4个

插值:1

类型:单link

单次传输数据为:128位

一、 AD9144工作模式的选择

AD9144共有Single-Link和dual-Link两种类型可以选择,其中Single-Link类型有10种工作模式,Dual-Link有6种工作模式。

具体工作模式如下图所示:

pYYBAGLMxtOASdkkAABabgAmw4A597.png

poYBAGLMxt2AQNEvAABORngRqCc854.png

1. 参数介绍:

M:转换DA个数;

L:lane的个数;

S:每一个AD的每一帧的采样点数;

F:每条lane的每一帧的字节数;

2. 模式的选择步骤

对于工作模式的选择不同的项目有着不同的思考:

1) 本次采用单link方式所以有10种工作模式选择;

2) AD9144使用两个DAC所以只能在mode4-mode7之间选择;

3) AD9144和JESD204B间采用4条lane相连,所以只能选择mode4或mode5;

4) 为了便于AD9144参数计算,本次采用JESD204B的mode4。

二、JESD204B的时钟关系

了解AD9144时钟关系是我们计算AD9144参数的前提,下面介绍一下JESD204B中各个时钟之间的关系。

poYBAGLMxvaAEuISAACBlwInb3U928.png

poYBAGLMxvyAZmOlAABCcV1WnPs768.png

1.名词解释:

SYSREF clock:同步时钟频率

Device clock:驱动时钟频率

Multifram clock:多帧频率

Fram clock:帧频率

Character clock:字节时钟频率

Bit clock:单条lane数据传输速率

Sample clock:采样率

Conversation clock:转换率

2.关系介绍

1个同步时钟周期内,可以发R个多帧

1个多帧的发送需要D个工作时钟;

1个多帧由K个帧组成

1个帧内由F个字节数

1个字节经过8B/10B编码得到bit数

1帧内由S个采样点

1个采样点经过C倍插值得到转化后的采样结果(C由x1,x2,x4,x8四种模式)

三、 AD9144的参数设定

1.参数设定的意义

①确定配置AD9144所需要的寄存器值;

②设定JESD204B的IP核的参数;

③ 确定AD9516的分频时钟频率;

2.AD9144的时钟参数计算

由工程的设计目标,可以结合JESD204B对AD9144进行参数设置。

= 1 * GB3 * MERGEFORMAT ①

有效数据传输速率 =sample*16*2=16G/s;

实际传输数据速率 =16G*(10/8)=20G/s;

Lane_rate =20G/4=5G;

Sapmple_clock =500MHZ;

Frame_clock =sample_clock/S=500MHZ(S取1);

Char_clock =fram_clock*F=500MHZ(F取1);

Bit_clock =char_clock*10=5G(8b/10B编码得出);

Conversion_clock =sample_clock*C=500MHZ(单倍插值C=1);

Mul_fram_clock =fram_clock/K=15.625MHZ(K取32);

= 2 * GB3 * MERGEFORMAT ②

Sysref_clock =mul_fram_clock/R=7.8125MHZ(R取合适的整数即可R=2);

device_clock =mul_frame_clock*D=125MHZ(D 取合适整数即可D=8);

Refclk=lane/40 =125MHZ(AD9144参考时钟);

注释:

= 1 * GB3 * MERGEFORMAT ①实际速率是有效速率经过8B/10B编码得出;

= 2 * GB3 * MERGEFORMAT ②D最小值是,Dmin=有效数据量/128,D为整数;

四、 AD9144的配置表生成

1.实现方法

方法1;对照AD9144手顺根据工程的实现功能以及AD9144的计算参数进行逐个配置

方法2:使用AD9144的配置软件进行配置,然后对照手顺进行配置

本次使用方法2进行AD9144的寄存器值的配置

2.实现步骤

1. 打开ACE软件选择对应芯片AD9144-FMC-EBZ,并选择添加。

pYYBAGLMxxCAVIhiAAHhczQcBeg614.png

2. 对照计算的AD9144的参数进行芯片设置,完成后双击蓝色AD9144图标。

(1)Link模式:single; (2)link;JESD MODE :mode4;

(3)Subclss:子类1; (4)Interpolation:选择1倍插值(无插值模式);

(5)DAC PLL勾选; (6)RefClk:计算的AD9144参考时钟,125MHZ;

(7)FIN=device_clock=125MHZ; (8)FADC=采样率=500MHZ;

poYBAGLMxx6AfzyGAAGNFE2Xs0A428.png

3. 寄存器配置表生成后,即可用来配置AD9144寄存器

pYYBAGLMxyyAadLQAAOBC8wSUlA802.png

以上就是AD9144的参数设定,感兴趣的同学可以留言相互讨论!

审核编辑 黄昊宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1630

    文章

    21762

    浏览量

    604458
  • JESD204B
    +关注

    关注

    5

    文章

    76

    浏览量

    19149
  • ad9144
    +关注

    关注

    0

    文章

    8

    浏览量

    1912
  • jesd204b时钟
    +关注

    关注

    0

    文章

    2

    浏览量

    872
收藏 人收藏

    评论

    相关推荐

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,
    的头像 发表于 12-18 11:31 423次阅读
    <b class='flag-5'>JESD204B</b>使用说明

    Altera JESD204B IP核和TI DAC37J84硬件检查报告

    电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
    发表于 12-10 14:53 0次下载
    Altera <b class='flag-5'>JESD204B</b> IP核和TI DAC37J84硬件检查报告

    TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性

    电子发烧友网站提供《TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性.pdf》资料免费下载
    发表于 12-10 14:27 0次下载
    TI ADS42JB69系列<b class='flag-5'>JESD204B</b> ADC与Altera FPGA的互操作性

    调试ADS52J90板卡JESD204B接口遇到的问题求解

    我在调试TI ADS52J90板卡JESD204B接口遇到的问题: 1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B
    发表于 11-28 06:13

    使用JESD204B接口,线速率怎么计算?

    使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
    发表于 11-18 07:10

    使用JESD204B如何对数据进行组帧?

    在使用JESD204B协议时,当L=8时,如果时双通道数据,如何对数据进行组帧?是直接使用前8通道吗
    发表于 11-14 07:51

    如何配置LMK04828时钟芯片生成JESD204b需要的时钟?

    你好!在使用ADS54J42EVM的过程中,我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信,这需要ADS54J42EVM产生156.25Mhz
    发表于 11-14 07:12

    ADC16DX370 JESD204B串行链路的均衡优化

    电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
    发表于 10-09 08:31 1次下载
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行链路的均衡优化

    AFE77xx DAC JESD204B调试

    电子发烧友网站提供《AFE77xx DAC JESD204B调试.pdf》资料免费下载
    发表于 09-27 10:17 0次下载
    AFE77xx DAC <b class='flag-5'>JESD204B</b>调试

    JESD204B升级到JESD204C时的系统设计注意事项

    电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
    发表于 09-21 10:19 3次下载
    从<b class='flag-5'>JESD204B</b>升级到<b class='flag-5'>JESD204</b>C时的系统设计注意事项

    AFE77 JESD204B 调试手册

    电子发烧友网站提供《AFE77 JESD204B 调试手册.pdf》资料免费下载
    发表于 09-11 10:25 0次下载
    AFE77 <b class='flag-5'>JESD204B</b> 调试手册

    采用JESD204B的LMK5C33216超低抖动时钟同步器数据表

    电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
    发表于 08-21 10:47 0次下载
    采用<b class='flag-5'>JESD204B</b>的LMK5C33216超低抖动时钟同步器数据表

    一种连接数据转换器和逻辑器件的高速串行接口JESD204介绍

    JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率(
    的头像 发表于 04-19 16:20 1956次阅读

    抓住JESD204B接口功能的关键问题

    JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据
    的头像 发表于 03-26 08:22 1241次阅读
    抓住<b class='flag-5'>JESD204B</b><b class='flag-5'>接口</b>功能的关键问题

    ESD204B接口建立同步链路的三个阶段

    JESD204B标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法(通常是ADC或DAC与FPGA接口),相比于通常的并行数据传输,这是一种更
    发表于 03-20 11:33 1107次阅读
    <b class='flag-5'>ESD204B</b><b class='flag-5'>接口</b>建立同步链路的三个阶段