在英特尔创始人戈登摩尔提出的摩尔定律中,每隔18个月集成电路上可容纳的集体管数目就会增加一倍,同时处理器的计算能力也会指数式增长。尽管我们都说摩尔定律已死,但这更多是针对最后一句话,也就是性能的增长趋势,因为现在的性能增长瓶颈已经不再局限于CPU处理器,还有存储、软件等多方面因素。
即便如此,晶体管数量的增加趋势其实仍有一定的参考价值,虽然各大厂商也不能完全遵循这一趋势,但基本也不会偏离太远。国外分析师David Schor为此做了一个摩尔定律追踪图,直白地显示各大厂商的芯片产品与摩尔定律存在多少偏差。
老牌厂商的跌宕起伏
最初摩尔定律的提出,就是对CPU性能的提升做一个参照,所以我们先来看看英特尔和AMD两家x86巨头是否好好遵循摩尔定律。
英特尔、Xilinx/AMD产品晶体管数量趋势 / David Schor
从上图中可以看出,近年来两家的CPU、GPU产品基本都位于摩尔定律的晶体管数目之下,只有少数数据中心级别的GPU能够达标,比如英特尔的Xe HPC架构GPUPonto Vecchio、AMD的CDNA2 .0架构GPU Aldebaran,这些GPU产品要么用了MCM结构要么用了Chiplet设计,所以在晶体管数量上占据一定优势很正常。
至于图中那些高于摩尔定律的点,绝大多数并不是CPU、GPU芯片,而是Altera/英特尔和Xilinx/AMD的FPGA。对于追求最大化逻辑单元数的FPGA来说,超过摩尔定律可以说是必经之路,哪怕是这几年工艺发展变慢的情况下,英特尔的Stratix 10系列和Xilinx的Versal系列FPGA,也凭借着率先使用异构与Chiplet保持着较高的晶体管数目。
ARM的崛起
2010年之后,智能手机开始普及,也象征着ARM的崛起。以高通和苹果为首的一众手机/手机芯片厂商,开始追求如何在手机芯片极小的面积上,做到尽可能多的晶体管数量。这些手机处理器之间的竞争也在推动台积电等代工厂之间开始对先进工艺的疯狂追求,当然了手机SoC在这上面追求的表面上是高性能,其实还是高能效,至于朝摩尔定律曲线看齐,完全不是他们的目标。
ARM芯片晶体管数量趋势 / David Schor
从上图可以看出,无论是苹果、华为,还是高通,他们设计的ARM手机SoC都没有超过这条摩尔定律曲线。毕竟手机作为消费产品,处理器并不能占据全部的卖点,在面积、功耗、成本等各方面考量之下,手机SoC设计厂商都没有选择狂堆晶体管的方案。哪怕是苹果的A系列处理器,也只有对面积要求不高的A8X、A12X这样的平板SoC略微靠近了摩尔定律曲线。
但手机SoC从来都不是ARM追求晶体管数量的终点,这个任务将由数据中心的Arm处理器来完成。在上图的曲线中,有一些代表ARM处理器的点已经基本与摩尔定律曲线重合了,甚至还有超过的。
我们先来看下这几个与曲线重合的点,它们分别是高通的Centriq,亚马逊的Graviton 2/3、华为的鲲鹏920和阿里巴巴的倚天710,这些无一例外都是用于数据中心的ARM处理器。在数据中心这种场景下,无论是哪家厂商追求的都是最高的性能,所以如此多的晶体管数量也见怪不怪了。至于那个唯一超过的点则是苹果的M1 Ultra,其面积也达到了860mm2,M1的八倍之多。苹果在这颗庞大的芯片上塞入了1140亿个晶体管,完全超出了同期的竞争对手。
其他值得一提的厂商
其他芯片的晶体管数量趋势 / David Schor
对于一些刚成立不久的公司来说,他们的目标不是为了追求更高的晶体管密度。但对于一些AI/ML芯片初创公司,或者像上面提到的ARM芯片一样牵扯到数据中心,这些芯片的晶体管数目也少不了。在上图中,近年来接近摩尔定律曲线的也有不少,比如阿里巴巴的自研架构AI推理芯片含光800、Graphcore的WoW 3D封装IPU芯片Colossus MK2、Esperanto的千核RISC-V AI芯片ET-SoC-1,还有特斯拉为其Dojo超算打造的AI芯片D1。
你可能在看图时已经注意到了远在摩尔定律曲线之上的那两个点,是谁拥有如此可怕的设计实力,晶体管数目甚至超过了2030年的摩尔定律曲线呢?答案自然就是最大芯片尺寸的纪录保持者,坚持Wafer-Scale的Cerebras。Cerebras在去年发布的Wafer Scale Engine 2面积达到了46225mm2,近乎M1 Ultra芯片的54倍,接近一个12英寸晶圆的大小。别看Cerebras的第二点与第一个点的Wafer Scale Engine一代没差多少,这只是因为这个图的规模放不下了,因为Wafer Scale Engine 2的晶体管数量已经达到了可怕的26000亿。
晶体管数量趋势与摩尔定律曲线 / David Schor
最后我们放出这张完整的图,在这几十多年晶体管数目激增的局势下,其实真正突破摩尔定律还是一件难事,这也是我们不断重复摩尔定律已死的原因。但我们看到新的设计思路也在涌现,无论是堆小芯片的Chiplet,还是单个大裸片的Wafer-Scale,未来这样的创新会持续爆发,但先行的肯定是数据中心这样的HPC领域。
即便如此,晶体管数量的增加趋势其实仍有一定的参考价值,虽然各大厂商也不能完全遵循这一趋势,但基本也不会偏离太远。国外分析师David Schor为此做了一个摩尔定律追踪图,直白地显示各大厂商的芯片产品与摩尔定律存在多少偏差。
老牌厂商的跌宕起伏
最初摩尔定律的提出,就是对CPU性能的提升做一个参照,所以我们先来看看英特尔和AMD两家x86巨头是否好好遵循摩尔定律。
英特尔、Xilinx/AMD产品晶体管数量趋势 / David Schor
从上图中可以看出,近年来两家的CPU、GPU产品基本都位于摩尔定律的晶体管数目之下,只有少数数据中心级别的GPU能够达标,比如英特尔的Xe HPC架构GPUPonto Vecchio、AMD的CDNA2 .0架构GPU Aldebaran,这些GPU产品要么用了MCM结构要么用了Chiplet设计,所以在晶体管数量上占据一定优势很正常。
至于图中那些高于摩尔定律的点,绝大多数并不是CPU、GPU芯片,而是Altera/英特尔和Xilinx/AMD的FPGA。对于追求最大化逻辑单元数的FPGA来说,超过摩尔定律可以说是必经之路,哪怕是这几年工艺发展变慢的情况下,英特尔的Stratix 10系列和Xilinx的Versal系列FPGA,也凭借着率先使用异构与Chiplet保持着较高的晶体管数目。
ARM的崛起
2010年之后,智能手机开始普及,也象征着ARM的崛起。以高通和苹果为首的一众手机/手机芯片厂商,开始追求如何在手机芯片极小的面积上,做到尽可能多的晶体管数量。这些手机处理器之间的竞争也在推动台积电等代工厂之间开始对先进工艺的疯狂追求,当然了手机SoC在这上面追求的表面上是高性能,其实还是高能效,至于朝摩尔定律曲线看齐,完全不是他们的目标。
ARM芯片晶体管数量趋势 / David Schor
从上图可以看出,无论是苹果、华为,还是高通,他们设计的ARM手机SoC都没有超过这条摩尔定律曲线。毕竟手机作为消费产品,处理器并不能占据全部的卖点,在面积、功耗、成本等各方面考量之下,手机SoC设计厂商都没有选择狂堆晶体管的方案。哪怕是苹果的A系列处理器,也只有对面积要求不高的A8X、A12X这样的平板SoC略微靠近了摩尔定律曲线。
但手机SoC从来都不是ARM追求晶体管数量的终点,这个任务将由数据中心的Arm处理器来完成。在上图的曲线中,有一些代表ARM处理器的点已经基本与摩尔定律曲线重合了,甚至还有超过的。
我们先来看下这几个与曲线重合的点,它们分别是高通的Centriq,亚马逊的Graviton 2/3、华为的鲲鹏920和阿里巴巴的倚天710,这些无一例外都是用于数据中心的ARM处理器。在数据中心这种场景下,无论是哪家厂商追求的都是最高的性能,所以如此多的晶体管数量也见怪不怪了。至于那个唯一超过的点则是苹果的M1 Ultra,其面积也达到了860mm2,M1的八倍之多。苹果在这颗庞大的芯片上塞入了1140亿个晶体管,完全超出了同期的竞争对手。
其他值得一提的厂商
其他芯片的晶体管数量趋势 / David Schor
对于一些刚成立不久的公司来说,他们的目标不是为了追求更高的晶体管密度。但对于一些AI/ML芯片初创公司,或者像上面提到的ARM芯片一样牵扯到数据中心,这些芯片的晶体管数目也少不了。在上图中,近年来接近摩尔定律曲线的也有不少,比如阿里巴巴的自研架构AI推理芯片含光800、Graphcore的WoW 3D封装IPU芯片Colossus MK2、Esperanto的千核RISC-V AI芯片ET-SoC-1,还有特斯拉为其Dojo超算打造的AI芯片D1。
你可能在看图时已经注意到了远在摩尔定律曲线之上的那两个点,是谁拥有如此可怕的设计实力,晶体管数目甚至超过了2030年的摩尔定律曲线呢?答案自然就是最大芯片尺寸的纪录保持者,坚持Wafer-Scale的Cerebras。Cerebras在去年发布的Wafer Scale Engine 2面积达到了46225mm2,近乎M1 Ultra芯片的54倍,接近一个12英寸晶圆的大小。别看Cerebras的第二点与第一个点的Wafer Scale Engine一代没差多少,这只是因为这个图的规模放不下了,因为Wafer Scale Engine 2的晶体管数量已经达到了可怕的26000亿。
晶体管数量趋势与摩尔定律曲线 / David Schor
最后我们放出这张完整的图,在这几十多年晶体管数目激增的局势下,其实真正突破摩尔定律还是一件难事,这也是我们不断重复摩尔定律已死的原因。但我们看到新的设计思路也在涌现,无论是堆小芯片的Chiplet,还是单个大裸片的Wafer-Scale,未来这样的创新会持续爆发,但先行的肯定是数据中心这样的HPC领域。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
cpu
+关注
关注
68文章
10824浏览量
211138 -
摩尔定律
+关注
关注
4文章
632浏览量
78930
发布评论请先 登录
相关推荐
击碎摩尔定律!英伟达和AMD将一年一款新品,均提及HBM和先进封装
电子发烧友网报道(文/吴子鹏)摩尔定律是由英特尔创始人之一戈登·摩尔提出的经验规律,描述了集成电路上的晶体管数量和性能随时间的增长趋势。根据摩尔定律,集成电路上可容纳的晶体管数目约每隔
高算力AI芯片主张“超越摩尔”,Chiplet与先进封装技术迎百家争鸣时代
越来越差。在这种情况下,超越摩尔逐渐成为打造高算力芯片的主流技术。 超越摩尔是后摩尔定律时代三大技术路线之一,强调利用层堆叠和高速接口技术将处理、模拟/射频、光电、能源、传感等功能
“自我实现的预言”摩尔定律,如何继续引领创新
未来的自己制定了一个远大但切实可行的目标一样, 摩尔定律是半导体行业的自我实现 。虽然被誉为技术创新的“黄金法则”,但一些事情尚未广为人知……. 1. 戈登·摩尔完善过
封装技术会成为摩尔定律的未来吗?
你可听说过摩尔定律?在半导体这一领域,摩尔定律几乎成了预测未来的神话。这条定律,最早是由英特尔联合创始人戈登·摩尔于1965年提出,简单地说就是这样的:集成电路上可容纳的晶体管数量大约
摩尔定律的终结:芯片产业的下一个胜者法则是什么?
在动态的半导体技术领域,围绕摩尔定律的持续讨论经历了显着的演变,其中最突出的是 MonolithIC 3D 首席执行官Zvi Or-Bach于2014 年的主张。
英特尔CEO基辛格:摩尔定律放缓,仍能制造万亿晶体
帕特·基辛格进一步预测,尽管摩尔定律显著放缓,到2030年英特尔依然可以生产出包含1万亿个晶体管的芯片。这将主要依靠新 RibbonFET晶体管、PowerVIA电源传输、下一代工艺节点以及3D芯片堆叠等技术实现。目前单个封装的最大芯片含有约1000亿个晶体管。
英特尔CEO基辛格:摩尔定律仍具生命力,且仍在推动创新
摩尔定律概念最早由英特尔联合创始人戈登·摩尔在1970年提出,明确指出芯片晶体管数量每两年翻一番。得益于新节点密度提升及大规模生产芯片的能力。
后摩尔定律时代,Chiplet落地进展和重点企业布局
电子发烧友网报道(文/吴子鹏)几年前,全球半导体产业的重心还是如何延续摩尔定律,在材料和设备端进行了大量的创新。然而,受限于工艺、制程和材料的瓶颈,当前摩尔定律发展出现疲态,产业的重点开始逐步转移到
什么是摩尔定律,“摩尔定律2.0”从2D微型化到3D堆叠
在3D实现方面,存储器比逻辑更早进入实用阶段。NAND闪存率先迈向3D 。随着目前量产的20-15nm工艺,所有公司都放弃了小型化,转而转向存储单元的三维堆叠,以提高每芯片面积的位密度。它被称为“ 3D(三维)NAND ” 。
奇异摩尔与润欣科技加深战略合作开创Chiplet及互联芯粒未来
模式的创新,就多种 Chiplet 互联产品和互联芯粒的应用领域拓展合作空间。 在摩尔定律持续放缓与最大化计算资源需求的矛盾下,Chiplet 已成为当今克服摩尔定律与硅物理极限挑战的核心战术。Chiplet 作为一种互连技术,
评论