最大化您的Sigma-Delta ADC驱动器的性能-电子发烧友网

你有没有检查过网络上有多少条目是“ADC 的设计缓冲区”？在超过 400 万份参考资料中很难找到您要查找的内容。对于大多数模拟和混合信号数据采集系统设计工程师来说可能并不感到意外，因为为无缓冲模数转换器 (ADC) 设计外部前端需要大量的耐心和建议。它通常被视为一种艺术形式，是多年来精通技艺的古怪大师的珍品。对于外行来说，这是一项令人沮丧的反复试验。大多数时候，由于相互关联的规范的数量，挫折感成为令人讨厌的伴侣，这迫使许多权衡（和评估），直到获得最佳结果。

挑战

放大器级的设计由两个相互关联的不同级组成，因此问题变得难以用数学建模，特别是由于与两个级相关的非线性。第一步是选择将缓冲传感器输出并驱动 ADC 输入的放大器。第二步是设计一个低通滤波器来降低输入带宽，从而最大限度地减少带外噪声。

理想放大器提供刚好足够的带宽来正确缓冲传感器或换能器产生的信号，而不会增加额外的噪声，并提供零功耗，但理想的放大器与真正的放大器相去甚远。在大多数情况下，放大器规格将定义整体系统性能，尤其是在噪声、失真和功率方面。为了更好地了解该问题，第一步是了解离散时间 ADC 的工作原理。

离散时间 ADC 获取连续时间模拟信号的样本，该信号随后被转换为数字代码。在对信号进行采样时，根据模拟转换器的类型，存在具有相同固有问题的两种不同情况。

SAR ADC 集成了一个采样保持，也称为采样保持，它基本上是一个开关和一个电容器，可在转换完成之前冻结模拟信号，如图 1 所示。

图 1. 采样保持电路图。

离散时间 Σ-Δ ADC 或过采样转换器实现了类似的输入级，即具有一些内部电容的输入开关。在 Σ-Δ ADC 的情况下，采样机制略有不同，但类似的采样输入架构出现在开关和电容器用于保存模拟输入信号副本的情况下。

在这两种情况下，开关都是在 CMOS 工艺中实现的，闭合时的电阻值非零，通常为几欧姆。这个串联电阻与采样电容相结合，在 pF 范围内，意味着 ADC 输入带宽通常非常大，并且在很多情况下远大于 ADC 采样频率。

带宽问题

输入信号带宽是转换器的问题。在采样理论中，我们知道应该去除高于奈奎斯特频率（ADC 采样频率的一半）的频率，否则这些频率会在感兴趣的频带中生成图像或混叠。噪声通常具有一个频谱，其中大量功率可能存在于 ADC 的奈奎斯特频率以上的频带中。除非我们处理这种噪声，否则它将混叠到奈奎斯特频率以下并增加本底噪声，如图 2 所示，从而有效地降低系统的动态范围。

图 2. 奈奎斯特折叠图像。

ADC 输入信号带宽以及扩展的缓冲器输出带宽是需要解决的第一个问题。为确保噪声不会混叠，必须限制 ADC 输入信号的带宽。这不是一个小问题。

通常，放大器的选择基于大信号带宽（即压摆率）和增益带宽乘积的规格，以涵盖我们输入信号的最坏情况，这定义了我们的 ADC 可以跟踪的更快事件。

然而，放大器的有效噪声带宽相当于小信号带宽（通常考虑小于 10 mV pp 的信号），这通常至少比大信号带宽高四到五倍。

换句话说，如果我们的大信号规格选择为 500 kHz，那么小信号带宽很容易为 2 MHz 或 3 MHz，可能会允许 ADC 采样大量噪声。因此，在将模拟信号馈入 ADC 之前，应从外部限制小信号带宽，否则测得的噪声将是 ADC 数据表规格的三到四倍，这是不好的。

图 3. 同相放大器配置。

以输出 RTO 为参考的放大器噪声

T 是以开尔文为单位的温度，请记住，放大器产生的热噪声取决于放大器增益和总系统带宽。电路示例如图 3 所示，噪声源总结如下：

k 是玻尔兹曼常数 (1.38 × 10−23 J/K)，电阻值以 Ω 表示，BW 指小信号带宽。

前面的公式清楚地表明了在 ADC 输入引脚之前添加具有足够衰减的低通滤波器以最小化采样噪声的重要性，因为噪声与带宽的平方根成正比。通常，使用分立电阻器和电容器实现的一阶低通滤波器具有足够低的截止频率，可消除大部分宽带噪声。一阶低通滤波器的额外好处是，在感兴趣频带之外的任何其他较大信号被 ADC 采样并可能混叠之前，降低它们的幅度。

然而，这还不是全部。内部 ADC 开关电阻和电容器定义了模拟输入带宽，但由于输入信号的变化，也会产生一个时域充放电循环。每次开关（连接到采样 ADC 电容的外部电路）闭合时，内部电容电压可能与之前存储在采样电容上的电压不同。

什么是回扣问题？

经典的模拟问题：“如果你有两个电容器与一个开关并联，开关打开，一个电容器存储一些能量，那么当开关闭合时两个电容器会发生什么？”

答案取决于充电电容器存储的能量和电容器之间的比率。例如，如果两个电容器的值相同，则能量将在它们之间共享，并且电容器端子之间测量的电压将减半，如图 4 所示。

图 4. 充电（左）和未充电（右）电容器。

这就是回扣问题。

一些 ADC 执行内部校准以补偿内部误差，称为自动归零校准。这些程序使采样电容器达到接近电源轨的电压或另一个电压，例如参考电压除以 2。

这意味着由放大器和采样电容器缓冲的外部信号（必须保持模拟值才能获取新样本）通常不处于相同的电位（电压）。因此，必须对采样电容器进行充电或放电，以使其达到与缓冲器输出相同的电位。此过程所需的能量将来自外部电容器（来自低通 RC 滤波器的电容器）和外部缓冲器。这种电荷的重新分配和电压的稳定需要一段有限的时间，在此期间，电路中各个点的电压会受到干扰，如图 1 所示。通常会有大量的电荷被重新分配，这相当于电流流入或流出放大器并流入电容器。

结果是放大器应该能够在非常有限的时间内对低通滤波器的外部电容器和ADC的采样电容器进行充电/放电，而限流器由低通滤波电阻器添加。

更具体地说，放大器应该能够在给定误差范围内从采样电容器和外部源对电容器进行充电/放电。外部低通滤波器的截止频率应略高于感兴趣的频带，该频带由滤波器的时间常数、ADC 的位数以及样本之间的最坏情况转换定义——也就是说，我们应该能够准确测量的最差输入步长。

我们如何解决回扣问题？

解决该问题的更简单方法是选择具有足够压摆率、带宽增益积、开环增益和 CMRR 的放大器，并在输出端放置市场上可能找到的最高电容，其电阻足够小以满足低通滤波器带宽要求。

由于电容真的很大，反冲问题可以忽略不计，带宽受限于 LP 滤波器，所以问题解决了，对吧？

坏消息。以前的解决方案行不通，但是如果您好奇并尝试以前的设置，那么您会发现两件事：电容器将是炼乳容器的大小，并且放大器不会像连接在输出。

放大器的性能取决于放大器看到的假想负载。在这种情况下，低通滤波器的惩罚是 THD 和建立时间的退化。建立时间的增加会导致放大器无法对电容器充电，从而使 ADC 采样的电压成为正确的最终电压。这将导致 ADC 输出的进一步非线性。

为了说明前面的陈述，图 5 显示了不同放大器输出电流或电阻负载之间的性能差异。图 6 显示了由容性负载引起的小信号过冲，这会影响建立时间和线性度。

图 6. ADA4896-2 的小信号传输响应与负载的关系。

为了尽量减少这个问题，放大器输出应通过低通滤波器的串联电阻与外部电容隔离。

电阻器应该足够高，以保证缓冲器不会看到虚阻抗，但又要足够小，以满足所需的输入系统带宽，并最大限度地减少由于从缓冲器流出的电流引起的电阻器上的 IR 压降，这可能导致放大器可能无法足够快地稳定下来的电压降。同时，电阻器应允许外部电容器减小到足够小的值，以在不影响稳定的情况下最大限度地减少反冲。

您可以在此处找到更多信息。

幸运的是，有一些工具可以让我们预测 DAC、放大器和滤波器的综合性能，例如精密 ADC 驱动工具。

该工具可以模拟反冲以及噪声和失真性能，如图 7 所示。

图 7. 精密 ADC 驱动工具模拟。

低通滤波器的经验法则

通常，在许多建议中都会看到一阶低通滤波器，但为什么没有人使用更高阶的滤波器呢？除非您的设备将用于具有特定要求的应用，以消除输入信号中较大的带外干扰或谐波，否则增加滤波器的阶数将为您的系统增加一层额外的复杂性。一般来说，权衡是使小信号带宽略高于您的需要，这将影响噪声，但代价是能够轻松驱动 ADC 输入级，并降低功率和成本，因为放大器.

减轻负担

我们之前提到，放大器不喜欢虚阻抗和/或提供高电流，这是由电容器添加的一个元件，用于最大限度地减少反冲问题。

改善这种情况的唯一方法是减少回扣本身。该解决方案已被最新的 ADI 转换器采用，例如AD7768和AD4000。

由于转换器架构不同，每种设备采用的解决方案也不同。AD4000 SAR ADC 可以在低于模拟输入范围的电源下工作。采用的解决方案称为高阻模式，仅适用于低于 100 kHz 的采样频率。

在 AD7768 中，电源等于或高于模拟输入范围。AD7768 采用的解决方案称为预充电缓冲器，与高阻模式相反，它可以在最高 ADC 采样频率下工作。

两种解决方案都基于相同的操作原理；驱动 ADC 的主要困难是电容性电荷再分配。换句话说，当内部开关重新连接采样电容器时，输入缓冲器和低通滤波器看到的电压降越低，电压突跳越低，从而最大限度地减少 ADC 输入电流。因此，驱动 ADC 越容易，建立时间减少的越多。滤波器电阻上的压降减小，因此交流性能得到提升。

输入电流对预充电缓冲器和高阻启用和禁用的影响如图 8 所示。

图 8. 输入电流。

输入电流越高，放大器带宽就应该越高（即更快）。因此，输入低通滤波器的带宽应该越高，这也会影响噪声。

例如，对于以 1 MSPS 采样的 1 kHz 输入信号，使用 SINAD 将谐波作为噪声性能。在不同的滤波器截止频率下，我们得到如图 9 所示的结果。

图 9. AD4003 SINAD 与输入 BW 的关系，有和没有高阻模式。

上图显示，与完全相同的配置但高阻模式关闭相比，低输入电流（高阻模式开启）降低了截止滤波器频率要求，以及滤波器电阻值中的 IR 压降，从而提高了 ADC 性能.

在图 9 中，可以观察到通过提高输入滤波器截止频率，外部放大器可以更快地对采样电容器进行充电/放电，但会产生更高的噪声。例如，在高阻模式开启时，以 500 kHz 采样的噪声小于 1.3 MHz。因此，SINAD 在 500 kHZ 输入带宽下更好。此外，降低了低通滤波器所需的电容，从而提高了放大器驱动器的性能。

电路设计优势

在 ADI 最新 ADC 中实现的这些更易于驱动或减轻负担的特性的添加对整个信号链产生了一些重大影响。ADC 设计人员将一些驱动问题引入 ADC 芯片本身的关键优势在于，可以将解决方案设计为尽可能高效地满足该 ADC 的信号要求，从而解决一些问题，包括输入带宽和放大器稳定性。

进入 ADC 输入的电流减少，因此反冲减少，意味着放大器需要处理较低的电压阶跃，但仍具有与标准开关电容输入相同的完整采样周期。

在给定的时间段内有一个较小的阶跃电压来建立（斜坡到最终值）与有一个较长的时间来建立一个更大的阶跃相同。最终结果是放大器现在不需要如此宽的带宽来将输入充分稳定到相同的最终值。带宽降低通常意味着放大器的功率更低。

看待这个问题的另一种方法是想象一个通常不具有足够带宽来稳定给定 ADC 输入的放大器现在如何在启用预充电缓冲器时实现足够的稳定。

ADI 应用笔记 AN-1384 展示了与 AD7768 在其三种功率模式中的每一种模式下搭配使用时一系列放大器可实现的性能。本文档中显示的放大器之一ADA4500-2表明，当不使用预充电缓冲器时，它很难在中等功率模式（THD >-96 dB）下稳定 AD7768 的输入。但是，当启用预充电缓冲器时，性能会显着提高至优于 −110 dB THD。

由于 ADA4500-2 是一个 10 MHz 带宽放大器，并且在给定模式下稳定 AD7768 所需的带宽约为 12 MHz，我们看到现在可以通过易于驱动的特性来使用这种较低带宽的放大器. 通过这种方式，这些特性不仅使前端缓冲电路的设计更加容易，而且还允许在选择组件时更加自由，以保持在系统功率或散热上限内。

减少流入 ADC 模拟输入引脚的电流的第二个优势是，现在流过用作输入 RC 网络一部分的串联电阻器的电流更少。

对于传统的 ADC 输入，相对较大的电流意味着只能使用小值电阻器，否则会在该电阻器上产生较大的压降。此处较大的压降会导致 ADC 转换结果中的增益误差或线性度误差。

然而，使用更小的电阻值也有其挑战。使用更小的电阻器实现相同的 RC 带宽意味着使用更大的电容。然而，这种大电容和小电阻组合会导致缓冲放大器的不稳定。

使用易于驱动的特性时所遇到的电流减小意味着可以使用更大阻值的电阻而不影响性能，并确保系统的稳定性。

电路性能优势

考虑到我们已经说过的对电路设计的好处，很明显还有性能好处，或者使用这些特性进一步提高性能的机会。

已经提到的好处是，能够使用较低带宽的放大器实现更好的性能，也可以用于扩展更优化系统的性能。例如，即使输入信号稳定良好，随着最终稳定的发生，输入之间仍可能存在一些不匹配。因此，例如，启用预充电缓冲器将意味着最终稳定要小得多，因此可以在以前无法实现的地方实现最高水平的 THD。

通过 RC 网络的串联电阻器的电流的减少也有利于性能。此外，不仅输入电流显着降低，而且几乎不依赖于输入电压。可以实现改进的 THD，因为输入对上的电阻器中的任何不匹配都会导致 ADC 输入处的电压差更小，并且电压降与信号无关。

较低的输入电流也会影响失调和增益精度。由于绝对电流的减少以及与信号相关的电流变化的减少，每个通道或每个物理板上的元件值变化导致偏移和增益误差的较大变化的可能性较小（对于相同的原因，较低的电流会导致串联电阻上的电压较小）。使用预充电缓冲器，可以实现更好的绝对偏移和增益误差规范，以及系统内跨板或通道的一致性能。

在 ADC 采样率发生变化以适应不同信号采集需求的系统中，较低的电流还有另一个好处，例如在数据采集卡中。在没有预充电缓冲器的情况下，输入无源元件上的电压降会随着 ADC 的采样率而变化，因为 ADC 输入电容会在更高的采样率下更频繁地充电和放电。这适用于模拟输入路径和参考输入路径，并且这种电压变化被 ADC 视为依赖于采样率的偏移和增益误差。

然而，启用预充电缓冲器后，绝对电流和绝对电压降开始时会小得多，因此随着 ADC 采样率的变化，电压的变化也会小得多。在终端系统中，这意味着随着采样率的调整，重新校准系统偏移和增益误差的需要减少，并且偏移和增益误差对 ADC 采样率的变化不太敏感。

成本效益

易于使用的功能的主要好处之一与总拥有成本有关。设计和性能优势的不同方面导致潜在的较低开发成本和运营成本。

更简单的设计意味着更少的设计工作和更快的时间来制作第一个原型。

更简单的设计意味着在原型设计中首次成功的机会更大。

更易于驱动的特性可以允许使用更低的带宽，因此可以使用成本更低的放大器。

偏移和增益的好处可以减少工厂校准。

性能改进可以减少现场校准或按需校准，从而减少停机时间和/或提高吞吐量。

使用 AD7768-1 的真实示例

表 2 显示了 AN-1384 应用笔记中的一些测量数据，可帮助设计人员选择合适的放大器来驱动AD7768-1 ADC。表中的示例表明，在某些放大器上启用预充电功能时，可能会有显着的改进。尤其是 THD 改进的原因是前面提到的 ADC 对驱动电路施加的负担减轻的综合影响。例如，使用ADA4945-1放大器的配置在启用预充电缓冲器时可将 THD 提高 4 dB。同样，ADA4807-2电路可以实现 THD 增加 18 dB。这些示例表明，能够自行实现合理性能的放大器在与许多 ADI 最新 ADC 中提供的易于驱动功能结合使用时，可以达到领先的性能水平。

表 2. AD7768-1 与各种放大器的性能

放大器	预充电缓冲器	信噪比 (dB)	总谐波失真 (dB)	信噪比 (dB)
ADA4940-1	已禁用	105.4	–114.5	105.0
ADA4940-1	启用	105.2	–120.4	105.1
ADA4807-2	已禁用	105.1	–105.7	102.6
ADA4945-1	已禁用	105.9	–116.6	105.6
ADA4896-2	已禁用	106.7	–118.0	106.5
ADA4807-2	启用	104.9	–123.7	104.8
ADA4945-1	启用	106.0	–120.7	105.8
ADA4896-2	启用	105.5	–130	106.4