0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

探讨一下JTAG口是什么?

FPGA之家 来源:FPGA资源侠客 作者:FPGA资源侠客 2022-07-26 09:29 次阅读

FPGA研发及学习过程中,有一个关键步骤就是下板实现,做硬件“硬现”很重要,一般来说用JTAG口比较常见一些,因此相信肯定有些大侠遇到过JTAG口失灵或者损坏无法使用的事情。最近我就遇到了这类事情,FPGA的JTAG口突然就不能下载程序了,而且这种事情已经不是第一次了,之前在做项目的时候也出现过,而且出现的形式也极其相似,之前还用的好好的,第二天就不行了,真是让人郁闷。为此,本人也是去尝试了很多解决办法,一开始也没有去设想是JTAG口坏了,于是乎,本人换了usb-blaster,可一点反应也没有。难道真的是JTAG口坏了?于是,本人就去查阅相关资料去搞清楚问题的本质在哪里,下面就是本人的一些收获,分享出来,仅供各位大侠参考,一起交流学习。

根据查阅资料及本人的一些实践经验所得,在使用JTAG下载接口的过程中,请不要随意带电插拔,否则会损坏FPGA芯片的JTAG口信号管脚。那么如何去确认JTAG口已经损坏了呢。首先你要去排除基本的几项因素,一是,是否匹配连接,有很多设备会对应很多接口,在实际条件下要匹配正确,否则也会出现上述情况;二是,排除下载线的问题,如果是下载线坏了,可以使用多根下载线去尝试,排除这类问题。如果还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。

至于JTAG口是什么,这里我们也来探讨一下,JTAG英文全称是 Joint Test Action Group,翻译过来中文就是联合测试工作组。

JTAG是一种IEEE标准用来解决板级问题,诞生于20世纪80年代。今天JTAG被用来烧录、debug、探查端口。当然,最原始的使用是边界测试。

1、边界测试

举个例子,你有两个芯片,这两个芯片之间连接了很多很多的线,怎么确保这些线之间的连接是OK的呢,用JTAG,它可以控制所有IC的引脚。这叫做芯片边界测试。

dd917c98-0c80-11ed-ba43-dac502259ad0.png

2、JTAG引脚

JTAG发展到现在已经有脚了,通常四个脚:TDI,TDO,TMS,TCK,当然还有个复位脚TRST。对于芯片上的JTAG的脚实际上是专用的。

TDI:测试数据输入,数据通过TDI输入JTAG口;

TDO:测试数据输出,数据通过TDO从JTAG口输出;

TMS:测试模式选择,用来设置JTAG口处于某种特定的测试模式;

TCK:测试时钟输入;

TRST:测试复位。

dd9bc64e-0c80-11ed-ba43-dac502259ad0.png

CPU和FPGA制造商允许JTAG用来端口debug;FPGA厂商允许通过JTAG配置FPGA,使用JTAG信号通入FPGA核。

3、JTAG如何工作

PC控制JTAG:用JTAG电缆连接PC的打印端口或者USB或者网口。最简单的是连接打印端口。

TMS:在每个含有JTAG的芯片内部,会有个JTAG TAP控制器。TAP控制器是一个有16个状态的状态机,而TMS就是这玩意的控制信号。当TMS把各个芯片都连接在一起的时候,所有的芯片的TAP状态跳转是一致的。下面是TAP控制器的示意图:

ddaaa1fa-0c80-11ed-ba43-dac502259ad0.png

改变TMS的值,状态就会发生跳转。如果保持5个周期的高电平,就会跳回test-logic-rest,通常用来同步TAP控制器;通常使用两个最重要的状态是Shift-DR和Shift-IR,两者连接TDI和TDO使用。

IR:命令寄存器,你可以写值到这个寄存器中通知JTAG干某件事。每个TAP只有一个IR寄存器而且长度是一定的。

DR:TAP可以有多个DR寄存器,与IR寄存器相似,每个IR值会选择不同的DR寄存器。(很迷)

4、JTAG链相关疑问

计算JTAG链中的IC数目:

一个重要的应用是IR值是全一值,表示BYPASS命令,在BYPASS模式中,TAP控制器中的DR寄存器总是单bit的,从输入TDI到输出TDO,通常一个周期,啥也不干。

可用BYPASS模式计算IC数目。如果每个IC的TDI-TDO链的延迟是一个时钟,我们可以发送一些数据并检测它延迟了多久,那么久可以推算出JTAG链中的IC数目。

得到JTAG链中的器件ID:

大多数的JTAG IC都支持IDCODE命令。在IDCODE命令中,DR寄存器会装载一个32bit的代表器件ID的值。不同于BYPASS指令,在IDCODE模式下IR的值没有标准。不过每次TAP控制器跳转到Test-Logic-Reset态,它会进入IDCODE模式,并装载IDCODE到DR。

5、边界扫描:

ddba0884-0c80-11ed-ba43-dac502259ad0.png

TAP控制器进入边界扫描模式时,DR链可以遍历每个IO块或者读或拦截每个引脚。在FPGA上使用JTAG,你可以知晓每个引脚的状态当FPGA在运行的时候。可以使用JTAG命令SAMPLE,当然不同IC可能是不同的。

ddc69f36-0c80-11ed-ba43-dac502259ad0.jpg

如果JTAG口已经损坏了,那只能“节哀顺变”了,但是也不要只顾着伤心,最重要的是分析其中的原因,做其他事情也是一样的道理。那我们就来分析分析,我们在使用的过程中,可能经常为了方便,随意插拔JTAG下载口,在大多数情况下不会发生问题。但是仍然会有很小的机率发生下面的问题,因为热插拔而产生的JTAG口的静电和浪涌,最终导致FPGA管脚的击穿。至此,也有人怀疑是否是盗版的USB Blaster或者ByteBlasterII设计简化,去除了保护电路导致的。但经过很多实际情况的反馈,事实证明原装的USB Blaster 也会发生同样的问题。也有人提出质疑是否是ALTERA的低端芯片为了降低成本,FPGA的IO单元没有加二极管钳位保护电路。这类质疑其实都不是解决问题的本质,最重要的是我们要规范操作,尽可能的去减少因为实际操作不当导致一些硬件设备、接口等提前结束寿命或“英年早逝”,那重点来了,关于JTAG下载口的使用,我们需要如何去规范操作呢。

上电时的操作流程顺序:

1.在FPGA开发板及相关设备断电的前提下,插上JTAG下载线接口;

2.插上USB Blaster或者ByteBlasterII的电缆;

3.接通FPGA开发板的电源

下电时的操作流程顺序:

1.断开FPGA开发板及相关设备的电源;

2.断开USB Blaster或者ByteBlasterII的电缆;

3.拔下JTAG下载线接口,并放置适宜地方存储。

虽然上述的操作步骤有点繁琐,有时我们在使用的时候也是不以为然,但是为了保证芯片不被损坏,建议大家还是中规中矩的按照上述的步骤来操作。本人上述出现的问题,经过检测后就是TCK跟GND短路了,虽然发生的概率不是很大,但是为了能够更合理更长久的的使用硬件相关设备,还是建议大家在实操过程中,不要担心繁琐,中规中矩操作,换个角度思考,“多磨多练”也是对自己有好处的。最后,还是给各位唠叨一句,关于JTAG下载口的使用最好不要带电热插拔,起码可以让JTAG口“活”的久一些,毕竟长情陪伴也是挺不错的,不要等到失去了才知道惋惜。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1626

    文章

    21665

    浏览量

    601804
  • JTAG
    +关注

    关注

    6

    文章

    398

    浏览量

    71596
  • 开发板
    +关注

    关注

    25

    文章

    4943

    浏览量

    97188

原文标题:关于JTAG口,你了解多少?

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    JTAG的基础知识

    JTAG种IEEE标准用来解决板级问题,开发于上个世纪80年代。今天JTAG被用来烧录、debug、探查端口。当然,最原始的使用是边界测试。
    的头像 发表于 11-15 10:02 155次阅读
    <b class='flag-5'>JTAG</b>的基础知识

    怎么实现5509A采用mic和line同时输入两路音频信号,可以提供一下思路嘛?

    怎么实现5509A采用mic和line同时输入两路音频信号,可以提供一下思路嘛?
    发表于 10-15 08:10

    自感线圈断电时灯泡为啥会闪亮一下

    探讨自感线圈断电时灯泡为什么会闪亮一下的原因: 电流变化 :当电路中的电源被切断时,流经线圈的电流会突然减少。这种快速的电流变化会导致自感电动势的产生。 自感电动势 :由于电流的快速减少,线圈中的自感电动势会迅
    的头像 发表于 08-29 14:36 561次阅读

    Samtec小课堂 | 两分钟了解JTAG连接器

    摘要/前言 在回答 “什么是JTAG 连接器?”这个问题之前,让我先向大家简要介绍一下 JTAG。 什么是JTAG? 联合测试工作组(Joint Test Action Group,简
    发表于 08-28 13:59 456次阅读
    Samtec小课堂 | 两分钟了解<b class='flag-5'>JTAG</b>连接器

    欢创播报 支付宝“碰一下”正式发布

    1 支付宝“碰一下”正式发布 近日,在支付宝开放日上,支付宝宣布升级条码支付体验,推出“支付宝碰一下”,用户无需展示付款码,解锁手机碰一下商家收款设备,最快步完成支付。据介绍,“碰
    的头像 发表于 07-11 11:32 850次阅读
    欢创播报  支付宝“碰<b class='flag-5'>一下</b>”正式发布

    使用esp32-s3的USB Serial/JTAG连接linux时,找不到设备是怎么回事?

    直以来我使用uart进行烧写,在linux和windows上都正常,这两天尝试了用USB Serial/JTAG,我用的是官方开发板进行连接。 其中,不需要任何改动就可以在win
    发表于 06-12 07:22

    FPGA的JTAG很脆弱?以后要多加小心了

    人郁闷的不行。为了继续让他工作我换了好几个usb-blaster,可点都没见成效。难道JTAG真的坏了。上网百度了一下,结果发下了下面的结论,原文如下: 根据ALTERA官方FAE
    发表于 06-10 09:41

    请问UDE可以直接驱动miniWiggler JTAG吗?

    UDE为什么可以直接驱动英飞凌AURIX开发板上自带的usb转JTAG,而不需要使用universal access device 硬件支持?
    发表于 02-20 07:01

    CYT2B7操作io输出pwm波形,如何回读一下pwm的输出是否正确?

    请问一下,我们操作io输出pwm波形,如何回读一下pwm的输出是否正确?
    发表于 01-31 07:02

    关于JTAG,你了解多少?

    JTAG信号管脚已经损坏。 至于JTAG是什么,这里我们也来探讨一下JTAG英文全称是
    发表于 01-19 21:19

    【技术专栏】泰凌微电子JTAG工具使用教程(

    Group”的缩写,是种硬件调试和测试技术,常被用于在集成电路中诊断和调试问题。JTAG的正式名称为IEEE 1149.1标准,是种通过扫描链(scan chain)实现的测试方法,该方法可以在不破坏芯片的情况
    的头像 发表于 12-20 10:00 3631次阅读
    【技术专栏】泰凌微电子<b class='flag-5'>JTAG</b>工具使用教程(<b class='flag-5'>一</b>)

    jtag接口和swd接口区别

    它们都可以用于嵌入式设备调试,但在设计、功能和性能方面存在些区别。以下是关于 JTAG 和 SWD 接口的详细比较。 1. 接口定义和适用性 JTAG 接口是种标准化的串行接口,最
    的头像 发表于 12-07 15:29 6102次阅读

    介绍一下芯片的VIA pillar

    Via pillar,又可以叫Via ladder。貌似Cadence家喜欢叫pillar,synopsis喜欢叫ladder,我也不知道它们为啥不能统一一下名称。
    的头像 发表于 12-06 14:00 796次阅读

    JTAG如何工作?是谁动了我的JTAG

    在FPGA研发及学习过程中,有个关键步骤就是 板实现 ,做硬件“硬现”很重要,般来说用JTAG比较常见
    的头像 发表于 12-04 07:40 1119次阅读
    <b class='flag-5'>JTAG</b>如何工作?是谁动了我的<b class='flag-5'>JTAG</b><b class='flag-5'>口</b>?

    浪涌抗扰度怎么测?我们用这个A/D转换器试了一下

    浪涌抗扰度怎么测?我们用这个A/D转换器试了一下
    的头像 发表于 11-27 15:20 728次阅读
    浪涌抗扰度怎么测?我们用这个A/D转换器试了<b class='flag-5'>一下</b>