0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RISC-V的 CPU 验证挑战

张强 来源:uuwyfsdfsf 作者:uuwyfsdfsf 2022-07-27 17:21 次阅读

RISC-V 正受到整个半导体行业的关注。它提供了一个开源解决方案的诱惑,任何人都可以利用它来创建自己的 CPU 或自定义加速器。

当然,深入挖掘并出现挑战。RISC-V 是新的,还没有多年现场验证经验的好处。这意味着精心选择和执行的 CPU 验证策略至关重要。这也意味着“黄金参考模型”的可用性是必须保护的关键组件。如果没有已知的良好参考,就不可能对验证结果有信心。拥有自定义指令集模拟器 (ISS) 对成功至关重要。

CPU 设计和相关指令集架构 (ISA) 的正确验证是 CPU 核心工程组必须解决的最具挑战性的活动之一。与固定功能设计或模块不同,CPU 是可编程的,旨在执行许多不同的任务。最终,它是由其 ISA 的广度和深度以及程序员利用 ISA 的不同方式来定义的。即使使用超级计算机,考虑到指令、内存利用率、数据模式等的所有组合,实现对 CPU 的 100% 验证也需要数千年的时间。

相反,CPU 验证小组必须更聪明地工作,并专注于进行“足够”的验证以发现最有可能出现的问题。“足够”的定义基于特定的 CPU 和 ISA 变化——例如广泛的功能集与狭窄的集中集——以及可能是安全关键或通用的最终应用程序市场,例如。

大型处理器公司花费数年时间和数亿美元为其特定处理器和指令集开发验证流程和方法。他们从时间和经验中受益,即便如此,多年来的显着问题表明,针对每种可能的情况验证 CPU 设计是多么困难。

在构建用于 CPU 验证的方法、流程和工具集时,RISC-V 设计和验证小组有很多选择。例如,一些团体可能更喜欢基于经验的 Accellera 通用验证方法 (UVM) 标准,而另一些团体可能更喜欢 C。任何一种方法都是合适的。

同样,在模拟平台方面有多种选择,通常根据经验或已经使用的模拟平台做出决定。较新的公司权衡投资于 EDA 行业的事实上的标准模拟器或开源模拟器(如 Verilator)的优缺点。虽然没有任何答案适用于所有情况,但在前进之前就验证环境达成一致是必须的。

该流程的另一个关键组成部分是所选 ISA 的 CPU 参考模型。可能很容易认为它可以在内部开发,这是一个固有的风险提议。开发 CPU 是一项艰巨的任务。最好寻找一个经过验证的外部参考模型,即验证 CPU 和 ISA 所依据的“黄金”标准。

装备验证流程

poYBAGLeLtOAWXnHAADTgGwP0JU003.jpg

RISC-V 验证流程应包含大量组件,以确保 RISC-V CPU 开发人员实现其验证目标。(图片:SmartDV)

有了这么长的标准列表,确定一个符合所有条件的验证流程似乎是一项无望的任务。一个 RISC-V CPU 验证平台是一个完整的环境,用于严格验证基于 RISC-V 的新 CPU 设计,专门为 RISC-V CPU 开发人员实现对其设计的全面验证。它与 SystemVerilog/UVM 和基于 C 的流程以及所有行业标准的模拟器和 Verilator 兼容。支持所有 RISC-V ISA 的测试套件以及经过验证的黄金参考模型。

RISC-V CPU 或定制加速器的商业验证流程将为验证组提供对其验证结果的急需信心,并创造开放式协作和创新。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19091

    浏览量

    228776
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10802

    浏览量

    210765
  • 可编程
    +关注

    关注

    2

    文章

    830

    浏览量

    39745
  • RISC-V
    +关注

    关注

    44

    文章

    2201

    浏览量

    45946
收藏 人收藏

    评论

    相关推荐

    加入全球 RISC-V Advocate 行列,共筑 RISC-V 的未来 !

    加入RISC-VAdvocate行列!我们正在寻找来自世界各地的RISC-V爱好者,通过全球推广和参与,成为支持RISC-V进步的关键参与者。作为一名RISC-VAdvocate,您将
    的头像 发表于 09-10 08:08 268次阅读
    加入全球 <b class='flag-5'>RISC-V</b> Advocate 行列,共筑 <b class='flag-5'>RISC-V</b> 的未来 !

    RISC-V Summit China 2024 青稞RISC-V+接口PHY,赋能RISC-V高效落地

    沁恒在历届峰会上分享RISC-V在MCU领域的创新成果,和大家共同见证了本土RISC-V产业的成长。早在第一届RISC-V中国峰会上,沁恒就公开了青稞RISC-V系列量产芯片的关键技术
    的头像 发表于 08-30 18:18 1322次阅读
    <b class='flag-5'>RISC-V</b> Summit China 2024  青稞<b class='flag-5'>RISC-V</b>+接口PHY,赋能<b class='flag-5'>RISC-V</b>高效落地

    Imagination CPU 系列研讨会 | RISC-V 平台的性能分析和调试

    为了让开发者及工程师深入了解Imagination的CPU产品及相关解决方案,Imagination将陆续推出5期线上研讨会,包含:RISC-V平台的性能分析和调试;RISC-V安全和全球平台可信
    的头像 发表于 08-10 08:28 231次阅读
    Imagination <b class='flag-5'>CPU</b> 系列研讨会 | <b class='flag-5'>RISC-V</b> 平台的性能分析和调试

    risc-v的发展历史

    RISC-V的发展历史可以追溯到2006年左右,当时David Patterson和其他研究者开始探索创建一个开放和可扩展的指令集架构(ISA)。以下是RISC-V发展的主要里程碑: 一、起源与初步
    发表于 07-29 17:20

    rIsc-v的缺的是什么?

    能与RISC-V的起步较晚、生态系统支持不足等因素有关。为了进一步提高市场份额和认可度,RISC-V需要不断加强自身的技术实力和生态建设。 4. 技术挑战 技术复杂性和实现难度:尽管RISC-
    发表于 07-29 17:18

    RISC-V为何如此重要?

    本文由半导体产业纵横(ID:ICVIEWS)编译自xda-developersRISC-V正在缓慢而悄然地改变CPU市场。RISC-V在过去几年中一直是行业流行语,它正在慢慢改变半导体市场。但是
    的头像 发表于 04-29 08:28 319次阅读
    <b class='flag-5'>RISC-V</b>为何如此重要?

    RISC-V有哪些优点和缺点

    新的、尚未被广泛验证的技术。 需要注意的是,随着RISC-V技术的不断发展和生态系统的逐步完善,其缺点可能会逐渐被克服。同时,RISC-V的优点也使其在多个领域具有广阔的应用前景,包括服务器、物联网、嵌入式系统等。
    发表于 04-28 09:03

    RISC-V有哪些优缺点?是坚持ARM方向还是投入risc-V的怀抱?

    的架构,而不是尝试新的、尚未被广泛验证的技术。 需要注意的是,随着RISC-V技术的不断发展和生态系统的逐步完善,其缺点可能会逐渐被克服。同时,RISC-V的优点也使其在多个领域具有广阔的应用前景,包括服务器、物联网、嵌入式系统
    发表于 04-28 08:51

    解锁RISC-V技术力量丨曹英杰:RISC-V与大模型探索

    4月12日,第二期“大家来谈芯|解锁RISC-V技术力量”在上海临港新片区顶科永久会址举办,本期沙龙聚焦RISC-V技术,围绕AI时代的RISC-V市场机会、RISC-V在汽车领域的应
    的头像 发表于 04-16 08:16 595次阅读
    解锁<b class='flag-5'>RISC-V</b>技术力量丨曹英杰:<b class='flag-5'>RISC-V</b>与大模型探索

    浅谈RISC-V微架构验证方式

    RISC-V 是一个开放的 ISA,任何人都可以接受它并实现处理器。但RISC-V市场的领导者知道,仅仅因为他们不需要支付许可使用费,并不意味着RISC-V是便宜的选择。
    发表于 04-15 11:34 615次阅读
    浅谈<b class='flag-5'>RISC-V</b>微架构<b class='flag-5'>验证</b>方式

    瑞萨推出采用自研CPU内核的通用32位RISC-V MCU 加强RISC-V生态系统布局

    瑞萨推出采用自研CPU内核的通用32位RISC-V MCU 加强RISC-V生态系统布局 RISC-V MCU为开发人员带来低功耗、高性能的全新选择以及全面工具链支持。 全球半导体解决
    发表于 03-28 19:00 481次阅读

    RISC-V 基础学习:RISC-V 基础介绍

    特性使得CPU 指令预取、分支预测、指令流水线等部件的效能大大发挥,几乎一个时钟周期能执行多条指令 RISC 的代表产品是 ARM 和 RISC-V。现在,两者已经没有明显的界限了,开始相互融合了 8.
    发表于 03-12 10:25

    Imagination:RISC-V CPU的重要力量

    根据SHD集团最近发布的报告显示,RISC-V正全速发展中。通过分析从2021年到2030年这十年间RISC-V核在不同应用和功能领域的潜在市场,作者RichWawrzyniak得出结论称,到
    的头像 发表于 03-07 08:26 709次阅读
    Imagination:<b class='flag-5'>RISC-V</b> <b class='flag-5'>CPU</b>的重要力量

    什么是RISC-V

    siFive搞RISC-V 赛昉搞RISC-V 香山搞RISC-V 到底什么是RISC-V? 先不问有什么用,RISC-V目前的能力来说,工
    发表于 02-02 10:41

    新思科技收购Ansys,拓展RISC-V验证验证解决方案

    Imperas拥有的虚拟软件模拟技术广泛拓展至 RISC-V领域,为整个产业链带来便利。2018年,该公司推出的 riscvOVPsim成为首款免费 RISC-V指令集模拟器,便于工程师们单核RISC-V
    的头像 发表于 12-27 09:57 532次阅读