肖特基势垒二极管次线性行为分析的仿真

随着半导体行业的最新进展，对具有金属源极和漏极触点的肖特基势垒 (SB) MOSFET 的研究正在兴起。在 SB MOSFET 中，源极和漏极构成硅化物，而不是传统的掺杂硅。SB MOSFET 的一个显着特征是一个特殊的二极管，例如在 I d -V ds特性的三极管操作期间呈指数电流增加。这发生在相对于在逻辑电路中应用此类器件而言极不可能出现小的偏置电压时。

半导体界面处的费米能级钉扎通常发生在带隙内。这导致在接触通道接口处产生显着的 SB。这会显着影响SB MOSFET 的电气特性，导致导通性能和开关动作下降。

本文介绍了 SB MOSFET 的特性和特性，以及为什么次线性是由于源极侧而不是漏极侧。为了支持要使用的各种实验和模拟，使用了具有硅化镍源极和漏极触点的双栅极硅纳米线晶体管。

该晶体管有两种工作模式：在第一种模式中，Gate 1 用于控制流过器件的电流，同时在 Gate 2 上施加一个大于 Gate 1的最大Vgs的恒定电压。第二次操作，程序栅极在源极，控制栅极在漏极，两个电极的边缘场调节两个电极之间未覆盖的硅通道（p型，10 15 cm -3）的电荷载流子浓度栅电极，因此允许设备的正确操作。单击此处访问原始文章。

肖特基势垒二极管次线性行为分析的仿真

图 1：双栅极纳米线 FET

为了研究 SB FET 的亚线性 I d -V ds行为，已经使用非平衡格林函数形式进行了自洽 Poisson-Schrödinger 模拟。到目前为止，考虑的是具有金属触点的纳米线 FET，其在源极处表现出 SB Ф s SB，在漏极触点处表现出 Ф d SB，如图 1 所示。

图 2：沿 SB MOSFET 电流传输方向的导带和价带

如图 2 所示，假设源极和漏极与纳米线接触，这适用于硅化物接触，并描述了沉积到纳米线和金属纳米线耦合的接触，这并不弱。在本实验中，假定了 d nw的纳米线，它足够薄，足以解释一维电子传输，可以认为在很宽的沟道掺杂浓度范围内完全耗尽。因此，这改变了沟道掺杂中的内建电位Ф bi。该设备的静电可以在泊松方程中进行修改。

由上式可知，λ是电位变化的屏蔽长度尺度，反映了所考虑的器件几何形状，Ф g + Ф bi是栅极和内置势能，Ф f ( x ) 是通道处的势能介电界面。此外，n ( x ) 是移动电荷密度，ε 0 是纳米线的真空度和相对介电常数。

仿真后得到的结果（肖特基势垒）

在单栅极器件的情况下，λ = (( ε nw / ε ox ) d nw d ox ) 1/2其中d nw = 1 nm 和d ox = 4 nm 均可获得相同的屏蔽。因此，屏蔽长度λ在两种情况下都是常数，导致电荷密度和电势的差异。

图 3：纳米线 SB MOSFET 的输出特性

次线性行为随着Φ d SB 的减小而降低，可以看出漏端的SB 消失了。当查看不同偏置电压的导带时，可以理解亚线性行为的原因，如图 4 所示。

图 4：能带剖面（实线）和准费米能级（虚线）

在图 4 中，准费米能级在源极侧下降，因此与漏极费米能级处于同一水平。因此，在这种情况下，次线性行为完全归因于 SB 的源端。在图 3 中，如图 4 所示，相当一部分施加的偏压在漏极 SB 上下降，这再次导致亚线性行为。

图 5：固定 V gs = 1.4 V 的纳米线 SB MOSFET 的输出特性

在图 5中，提到了d nw和d ox 。如果d nw 减小且d ox增加，则出现增加的亚线性行为。这导致具有较大漏极电压的源极侧的电位分布的更强的电荷介导影响。除此之外，载流子密度降低，氧化物电容增加，因此，电荷对电位分布的影响较小，如图 4 所示。

结论

漏极电流随 V ds的次线性增加已通过各种模拟显示，这是由于沟道中的电荷对通过 SB MOSFET 源极侧的载流子注入的影响而发生的。如模拟所示，当 V ds增加时，通道中的电荷从平衡值动态减少到与通过 SB MOSFET 源极的传输概率成比例的值。

当电荷产生增加的增益影响时，可以观察到 SB MOSFET 的典型次线性输出特性。使用双栅硅纳米线 SB MOSFET 的测量值进行实验。

审核编辑：汤梓红