0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何建立Vivado工程以及硬件配置

FPGA之家 来源:FPGA之家 作者:FPGA之家 2022-08-01 11:53 次阅读

在ZYNQ上移植UCOSIII

版本:Vivado2018.3

UCOS对Xilinx SDK适配的版本:Version1.45

注意:目前这个是Micrium官网的最新版本,该版本支持Vivado2019.1。但测试使用的是Vivado2018.3。

先看官网提供的库:

DesktopMicrium_Xilinx_Repo_1_45ucos_v1_45

将Micrium_Xilinx_Repo_1_45解压到一个固定位置(无中文路径的固定位置)

ucos_v1_45下面有三个文件夹,如图:

10105836-1147-11ed-ba43-dac502259ad0.png

这三个文件夹都需要,但在SDK中仅需要定位到ucos目录下(待会会上图)

教程

在Vivado上配置好硬件信息,因为大家用的板子不一样,需要配置的硬件信息也不一样,就不给大家工程了。

一、新建Vivado工程

建立好工程,新建BlockDesign,添加IP(搜索ZYNQ),根据自己板子配置各种信息,导出硬件信息。

二、配置SDK

加载SDK,点击Xilinx然后点击Repositories进入如下界面

101d11b6-1147-11ed-ba43-dac502259ad0.png

在LocalRepositories下选择new定位下载的库到ucos_v1_45ucos(你自己放文件的位置)但ucos_v1_45下的其它两个文件夹不要删除。

三、新建Application

选择FilenewApplication进入如下界面

102ed432-1147-11ed-ba43-dac502259ad0.png

填好工程名字,在OS Platform 选择ucos,点击next进入Templates页面

1042836a-1147-11ed-ba43-dac502259ad0.png

点击页面中的Hello Word测试模板,点击Finish,编译即可。

这个教程是经过测试的,因为硬件平台不一致,给大家工程的意义不大,所以就不给了,这里仅给压缩的UCOS文件。

如果是新手不会自己建立Vivado工程以及硬件配置,可以参考市面上的ZYNQ教程,都很详细。使用他们ARM侧的裸机Hello Word教程,Vivado侧不用改,到SDK侧再按照我给的教程。祝大家使用UCOS顺利!

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 硬件
    +关注

    关注

    11

    文章

    3250

    浏览量

    66100
  • Zynq
    +关注

    关注

    9

    文章

    608

    浏览量

    47122
  • Vivado
    +关注

    关注

    19

    文章

    808

    浏览量

    66312

原文标题:UCOSIII在ZYNQ上教程

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    InRouter与Juniper SRX如何建立IPSec隧道配置

    隧道预共享密钥。 由于4G路由器为动态IP,所以在建立SA时每台路由器需要配置FQDN,在防火墙的配置是Hostname。Hostname是自己定义的一串字符,下图为例第一台路由器
    发表于 07-25 07:32

    下位机硬件选型与配置研究

    在工业自动化、嵌入式系统以及物联网等领域,下位机作为系统的执行单元,其硬件的选型与配置直接关系到整个系统的性能、稳定性和可靠性。因此,合理的下位机硬件选型与
    的头像 发表于 06-28 16:57 557次阅读

    ABB变频器的硬件配置详解

      ABB变频器作为工业自动化领域的核心设备之一,其硬件配置对于实现高效、稳定的电机控制至关重要。本文将详细介绍ABB变频器的硬件配置,包括其主要组成部分、功能特点、
    的头像 发表于 06-19 15:31 932次阅读

    如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

    本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的过程中要把具体步骤映射到相应的 DFX 非
    的头像 发表于 04-17 09:28 751次阅读
    如何在AMD <b class='flag-5'>Vivado</b>™ Design Tool中用<b class='flag-5'>工程</b>模式使用DFX流程?

    深入探索Vivado工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作。
    发表于 04-03 09:36 861次阅读
    深入探索<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式FPGA设计流程

    详解Vivado工程模式的精细设计过程

    将设置设计的输出路径,设置设计输出路径的步骤如下所示。 第一步:如图4.3所示,在“Vivado%”提示符后输入命令“set outputDir ./gate_Created_Data/top_output”。
    发表于 04-03 09:34 1430次阅读
    详解<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式的精细设计过程

    NUCLEO-U575ZI-Q开发板如何在keil5上建立工程以及能否使用标准库?

    NUCLEO-U575ZI-Q开发板,如何在keil5上建立工程以及能否使用标准库(不能的情况下如何解决)
    发表于 03-19 06:42

    如何禁止vivado自动生成 bufg

    操作: 打开Vivado工程,并进入项目导航器窗口。 选择下方的"IP"选项卡,展开"Clocking"选项。在这
    的头像 发表于 01-05 14:31 1946次阅读

    【先楫HPM5361EVK开发板试用体验】-06-如何自己建立一个工程

    如果需要自己做工程开发的时候,其实最好还是自己建立工程,自己建立工程,对于工程的整体结构
    发表于 12-24 13:54

    vivado软件的安装教程以及license

    vivado软件的安装教程以及license
    发表于 12-21 19:50

    FPGA实现基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核,比如数学类的IP核,数字信号处理使用的IP核,以及存储类的IP核,本篇文章主要介绍BRAM IP核的使用。 BRAM是FPGA
    的头像 发表于 12-05 15:05 1547次阅读

    FPGA器件几个比较常用的配置配置约束

    Xilinx Vivado工具的配置约束隐藏得比较深,如图1所示,在进入配置页面前,首先需要点击PROGRAM AND DEBUG->Generate Bitstream执行工程的全编
    发表于 12-02 12:19 765次阅读
    FPGA器件几个比较常用的<b class='flag-5'>配置</b><b class='flag-5'>配置</b>约束

    为多个Vivado工程复用远程IP高速缓存

    在设计周期中,您可保留多个版本的工程,这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致每次都要重新生成 IP,很费时间。
    的头像 发表于 12-01 09:14 664次阅读
    为多个<b class='flag-5'>Vivado</b><b class='flag-5'>工程</b>复用远程IP高速缓存

    如何创建硬件在环工程

    我们很多时候使用的STM32单片机型号无法与官方硬件支持包自带的型号一一对应上,而matlab 2021b版至最新版本可以支持 F4xx系列单片机+CubeMX自定义型号配置使用,本篇以“STM32F407VGT6”型号为例如何创建硬件
    的头像 发表于 11-30 15:39 645次阅读
    如何创建<b class='flag-5'>硬件</b>在环<b class='flag-5'>工程</b>